

マイクロコネクションを用いた超高速モジュール
の実装技術に関する研究

1998年3月

恒次 秀起

①

マイクロコネクションを用いた超高速モジュール の実装技術に関する研究

1998年3月

恒次 秀起

目次

第1章 序論	1
1. 1 研究の背景	2
1. 2 従来の研究経過	5
1. 3 本研究の目的	6
1. 4 論文の構成	9
第1章 参考文献	12
第2章 微小はんだバンプを用いたマイクロコネクションの基本技術	15
2. 1 緒言	16
2. 2 従来のバンプ技術の経緯	16
2. 3 微小はんだバンプを用いたマイクロコネクションの基本工程	19
2. 4 下地電極の作製	20
2. 5 微小はんだバンプの作製	21
2. 5. 1 厚膜レジストへのパターン形成	21
2. 5. 2 はんだ膜の形成	27
2. 5. 3 バンプ形状	28
2. 5. 4 バンプの形状設計	28
2. 5. 5 バンプ接続	30
2. 6 基本検討	32
2. 6. 1 試料構成	32
2. 6. 2 機械的、電気的特性の評価方法	36
2. 7 結果および考察	38
2. 7. 1 アライメント精度	38
2. 7. 2 せん断強度	41
2. 7. 3 周波数帯域特性	43
2. 7. 4 熱的特性	48

2. 8 結言	5 0
第 2 章 参考文献	5 2
第 3 章 光波通信用高速受光モジュールへの応用	5 5
3. 1 緒言	5 6
3. 2 モジュール構造および特徴	5 8
3. 3 モジュール設計	6 0
3. 3. 1 受光部	6 0
3. 3. 2 光接続部	6 4
3. 4 モジュール組み立て	7 0
3. 4. 1 バンプの形成および接続	7 0
3. 4. 2 フィルムキャリアの形成および接続	7 1
3. 4. 3 光ファイバの接続	7 5
3. 5 受光モジュールの特性	7 6
3. 6 結言	7 8
第 3 章 参考文献	8 0
第 4 章 光波通信用広帯域 P L C 受光モジュールへの応用	8 1
4. 1 緒言	8 2
4. 2 モジュール構造および特徴	8 3
4. 3 モジュール設計	8 4
4. 3. 1 光導波回路	8 5
4. 3. 2 光接続部	8 6
4. 3. 3 電気接続部	8 8
4. 4 モジュール組み立て	8 9
4. 4. 1 P L C ユニット	9 1
4. 4. 2 レンズユニット	9 1
4. 4. 3 受光素子ユニット	9 3

4. 4. 4 ユニットの搭載	9 7
4. 5 受光モジュールの特性	9 7
4. 6 結言	9 9
第 4 章 参考文献	1 0 0
第 5 章 転写形微小はんだバンプを用いたマイクロコネクション技術	1 0 2
5. 1 緒言	1 0 3
5. 2 転写形微小はんだバンプ技術の特徴	1 0 3
5. 3 基本検討	1 0 6
5. 3. 1 試料構成	1 0 6
5. 3. 2 転写バンプの形成および接続	1 0 7
5. 4 結果	1 0 9
5. 5 考察および治具の改良	1 1 1
5. 6 接続信頼性の評価	1 1 5
5. 6. 1 試料構成	1 1 5
5. 6. 2 試験方法	1 1 7
5. 6. 3 試験結果	1 1 7
5. 7 適用領域の拡大およびモジュールへの応用	1 1 9
5. 8 結言	1 2 3
第 5 章 参考文献	1 2 5
第 6 章 結論	1 2 8
6. 1 本研究の成果	1 2 9
6. 2 本研究の展望と課題	1 3 0
謝辞	1 3 3
研究業績	1 3 5

第 1 章 序論

- 1. 1 研究の背景
- 1. 2 従来の研究経過
- 1. 3 本研究の目的
- 1. 4 論文の構成

第 1 章 参考文献

1. 1 研究の背景

今や情報通信の発展の勢いは止まるところを知らず、行政、金融、医療、教育、メディア等、我々の社会生活に大きな変革を与えようとしている。また、このような状況は今後さらに加速され、来るべき21世紀のマルチメディア社会の実現に大きく貢献するであろうことは必須である[1][2]。

このような、マルチメディア社会の構築に必要な情報通信システムの実現には、大量の情報を伝送したり蓄積できるネットワーク網が必要になってくる[1]。このためには端末機器の高性能化はもとより、高速、広帯域な光通信システムが必須であり、このような高度なシステムの実現に向けた各種の超高速モジュールの開発が加速されている[3]—[6]。本論文では、微小はんだバンプを用いたマイクロコネクション技術を超高速な光通信システム、とりわけ、受光モジュールへ適用することをねらいとして研究を進めた。本章では、超高速受光モジュールの開発にあたり、この基本となる光通信システム、高速IC、受光素子の開発状況および背景について述べる。

光通信システムを構成する上で、その基盤となる半導体レーザの発振は1960年に世界で初めて観測された。このときから現在まで約40年近くが経過しているが、光通信システムの実用化という観点から考えてみると重要な技術はここ約20年間に集中しているといっても過言ではない[7]。1970年の低損失光ファイバの出現、常温連続発振可能な半導体レーザの開発に加え、光ファイバが最も低損失性を示す長波長帯の開拓、超広帯域性を有する単一モード光ファイバ伝送技術の確立、高速化に対応できる光・電子回路技術および実装技術の確立がそれである。このような各種の要素技術の進展が光通信システムの実現に大きな役割を果たしてきている。

最近の約15年間の光伝送技術の開発経緯を図1.1に示した[8]。開発当初の光通信システムは、波長0.85 μm 帯のマルチモード光ファイバから1.55 μm 帯のシングルモード光ファイバに発展し、これに伴って伝送速度も数十Mb/sから数十Gb/sと3桁も飛躍的に向上している。さらに、高性能光通信システムの実現に向けて、光増幅技術や光波伝送技術といった次世代光通信技術の開発がなされてきている。従来の光伝送システムでは減衰した光信号をいったん電気信号に変換し、再度光信号に変換していた。これと比較し、光増幅技術は光信号を直接増幅することができる。特に、エルビウム添加光ファイバ（EDF：Erbium-Doped-Fiber）を用いた光増幅器では、無中継伝送距離の飛躍的な増大と伝送速度に対するトランスペアレンシー（Transparency：透明性を意味

し、伝送速度の変化に対して伝送路の構成が影響されにくい状態を言う)を実現することが可能である。

また、光波伝送技術では、超高周波の搬送波である光の性質を駆使し、時分割多重伝送 (TDM: Time-Division-Multiplexing)、波長分割多重 (WDM: Wavelength-Division-Multiplexing) を実現することが可能である。また、光ファイバの最低損失波長域である $1.5 \sim 1.6 \mu\text{m}$ 帯は周波数に換算して 12500 GHz という極めて広い帯域に相当する多数のチャネルを実現できる。さらに、TDMとWDMの併用により、1本の光ファイバに Tb/s クラス (電話回線では数千万チャネルに相当) の伝送が可能な超大容量光伝送システムを実現することができる。このような次世代光通信システムは、21世紀のマルチメディア社会を支える重要な技術になると期待されている。




図 1. 1 光伝送技術の開発状況 [8]

Fig. 1.1 Development of optical transmission systems. [8]

一方、これを支える光・電子回路技術として超高速 IC、光素子として受光素子の開発状況についてみる。超高速 IC の高速性能化は、化合物半導体の歴史である [9]、[10]。1974 年の GaAs MESFET (Metal-Semiconductor-Field-Effect-Transistor) を用いた論理 IC の開発に始まり、以後 80 年代には製品化が開始された。一方、エピタキシャル結晶成長技術の進展に伴い、ヘテロ構造デバイスの開発が 80 年代後半から本格化し、GaAs 基板上に成長したエピタキシャル結晶を用いた HEMT (High-Electron-Mobility-Transistor) と HBT (Heterojunction-Bipolar-Transistor) から

InP 基板上へのエピタキシャル結晶を用いた HEMT と HBT へと推移している。図 1.2 に超高速 IC の開発例としてスタティック分周器の開発状況を示した [9]。1985 年代から 1995 年代の 10 年間で動作速度は 20 GHz から 40 GHz と約 2 倍の高速化が実現されており、40 Gb/s 級の IC は InP 系 HBT を用いた 39.5 Gb/s、GaAs 系 HBT の 37.5 Gb/s、 InP 系 HFET (Heterostructure-FET) の 40.4 Gb/s が報告されている。このようなスタティック分周器の他にも、MESFET による 48.3 GHz ダイナミック分周器や DC-44 GHz 超広帯域分布アンプ、GaAs 系 HBT による 50 GHz ダイナミック分周器や 40 Gb/s セレクタ、 InP 系 HFET による DC-90 GHz 分布アンプ等、光通信システムを支える超高速、広帯域 IC の開発がなされてきている。




図 1.2 高速 IC の開発状況 [9]
 Fig. 1.2 Development of high-speed IC. [9]

また、超高速広帯域受光素子の開発も活発化している。図 1.3 に、受光素子の代表的なものとして波長 $1.55\ \mu\text{m}$ の PIN-PD (Positively doped-Intrinsic-Negatively doped layers-Photodiode) の開発状況を示す [11]、[12]。広帯域 PIN-PD は 1980 年代から始まり 1986 年には 67 GHz の帯域が確認されている。しかしながら、PIN-PD には構造上帯域と効率にはトレードオフの関係があるため、30 GHz

以上の帯域においては効率の低下が大きくなる。このため、最近では、入射光の進行方向と光励起キャリアの走行方向とが互いに異なることから帯域と効率とを独立に設計できる導波路形のPIN-PDが開発されており50GHz以上の帯域で68%の高効率なものが実現されている。




図1.3 高速PIN-PDの開発状況 [11]
Fig. 1.3 Development of high-speed PIN-PD. [11]

1.2 従来の研究経過

このように、数十Gb/s以上で動作する超高速光通信システムを実現するため、高速なICや受光素子を組み込んだ高速受光モジュールの実現が望まれてきており、高速化に適したモジュール実装技術の開発が必須となってきた [3] – [5]。

しかしながら、従来の受光モジュールでは、図1.4に示すように、受光素子やプリアンプおよびパッケージ間をボンディングワイヤで接続しているため、10Gb/s以上で動作する高速なモジュールでは配線接続部における浮遊容量や寄生インダクタンスが無視できず、受光モジュールの周波数帯域が制限されていた。このため、浮遊容量や寄生インダクタンスを極力低減できる新たな受光モジュールの実装技術が望まれていた。

そこで、近年では、受光素子とプリアンプの端子接続部における浮遊容量や寄生インダクタンスを低減するため、図1.5に示すような、素子の電極端子に微小なAuバンプを

用いたフリップチップ接続法が検討されている[3]。このようなAuバンプを用いた端子接続では、素子間の位置合わせを非常に注意深く行う必要があるのに加え、接続時に素子電極を高温に加熱し機械的に加圧することから、熱履歴や熱応力による受光素子特性への悪影響が懸念される。




図1. 4 ワイヤ接続を用いた従来の受光モジュール構成
Fig. 1.4 Photoreceiver structure with conventional bonding wire.




図1. 5 Auバンプを用いた受光モジュール構成
Fig. 1.5 Photoreceiver structure with gold bumps.

1. 3 本研究の目的

このため、本研究では図1. 6に示すように、微小はんだバンプを用いて端子接続する

ことにより配線部の浮遊容量や寄生インダクタンスを低減した新たな構造の受光モジュールの実装技術について検討した。

ここで、 bumps 接続技術の有効性を明らかにするため、受光モジュールにおける接続長と周波数帯域特性の関係を考察しておく。回路解析には線形回路解析シミュレータとして HP 社の Series I V を用いた [13]。PIN-PD とプリアンプ接続部の等価回路モデルを図 1. 7 に、使用した回路定数を表 1. 1 にそれぞれ示す。なお、PIN-PD 部の等価回路は秦氏らのものを適用した [11]。




図 1. 6 微小はんだバンプを用いた受光モジュール構成
Fig. 1.6 Photoreceiver structure with microsolder bumps.

以上の解析から得られた結果を図 1. 8 に示す。接続長には、通常のワイヤボンディングで得られる約 1 mm の接続長から、ほぼ微小はんだバンプ接続に相当する直接接続の範囲で解析した。ワイヤ長が 1 mm では、周波数帯域 (-3 dB) は約 15 GHz 程度であり、ワイヤ接続長を短くし 500 μ m としても 20 GHz 程度が限界であると考えられる。これに対して、PIN-PD とプリアンプの端子間を直接接続すれば 25 GHz 以上の広帯域な特性が得られることがわかる。このように、 bumps 技術を用いて端子接続することにより、ワイヤボンディングと比較して飛躍的に帯域特性の向上をはかることが可能である。

図 1. 9 に、ワイヤボンディング実装と比較した場合の、 bumps 実装の受光モジュールの適用領域を示した。本論文で検討を進めるはんだバンプ接続では、直径 50 μ m 以下の微小なはんだバンプを適用し、20 GHz 以上の超広帯域特性を有する受光モジュールの

実現をねらいとする。




図 1. 7 P I N－P Dとプリアンプ接続部の等価回路モデル
Fig. 1.7 Circuit model of interconnection between PIN-PD and preamplifier.

表 1. 1 回路定数
Table 1.1 Circuit parameter.

Component	Parameter	
PIN-PD	Reversal resistance	$R_i = 50 \text{ (M}\Omega\text{)}$
	Capasitance	$C_j = 100 \text{ (fF)}$
	Series resistance	$R_s = 50 \text{ (}\Omega\text{)}$
Interconnection	Pad capasitance	$C_p = 50 \text{ (fF)}$
	Diameter of wire	$D = 25 \text{ (}\mu\text{m)}$
	Distance from ground	$H = 600 \text{ (}\mu\text{m)}$
Preamplifier	Resistance	$R_l = 50 \text{ (}\Omega\text{)}$




図 1. 8 受光モジュール特性に与える接続長の影響
Fig. 1.8 Dependence of interconnection length on photoreceiver.




図 1. 9 バンプ実装した受光モジュールの適用領域
Fig. 1.9 Application of microsoldier bump bonding.

1. 4 論文の構成

本論文は下記の 6 章で構成される。図 1. 10 に本研究の流れを示す。また、以下に各章の内容の概略を述べる。




図 1. 10 研究の流れ
Fig. 1.10 Flow of this work.

第1章は序章であり、本研究の背景、従来の研究経過、目的について述べる。

第2章では、微小はんだバンプを用いたマイクロコネクションの基本技術について述べる[14]－[18]。従来のバンプ技術の限界、厚膜フォトレジストを用いた微小はんだバンプの作製方法、熔融バンプの表面張力による自己整合作用を用いた高精度なアライメント技術、せん断強度等の機械的な特性、高速信号の伝搬に適した高周波帯域特性、バンプ実装の課題である放熱特性、等について実験的、解析的に述べ、サブミクロンオーダの高精度なアライメントが可能で60GHz以上の広帯域な特性を有したバンプ技術が実現できることを示す。この基本となる微小はんだバンプ技術を、次の第3章と第4章で述べる受光モジュールに適用した。

第3章では、微小はんだバンプを適用した光波通信用の高速受光モジュールについて述べる[19]－[23]。バンプ実装を適用したモジュール構造、配線のインピーダンスを50Ωに整合したフィルムキャリアを用いた端子接続技術、受光素子と先球加工ファイバの光接続技術について、設計、構造および実験結果等について述べ、受光素子の受光径、先球加工ファイバの曲率半径、等の最適化をはかることにより周波数帯域がDC－20GHz以上と広帯域で10Gb/sの高速な光ヘテロダイン信号の受信が実現できることを示す。

第4章では、微小はんだバンプ技術を適用した光波通信用広帯域PLC (Planar-Lightwave Circuit) 受光モジュールについて述べる[24]－[29]。光回路にPLCを用い、微小はんだバンプとフィルムキャリアを用いて受光素子とプリアンプ、および、プリアンプとパッケージ間を接続した後、PLCから出力された光信号をレンズを介して受光素子に光結合し電気信号として取り出す構成である。本章では特にPLCとロッドレンズを用いた光結合系の最適化をはかり、DC－15GHz以上の広帯域受光モジュールが実現できることを示す。

第5章では、転写形微小はんだバンプを用いたマイクロコネクション技術について述べる[30]－[43]。具体的には、新たなバンプ形成法として開発した転写形のバンプ形成法であり、あらかじめキャリア基板にはんだ層を形成しておき、このはんだをデバイスの電極端子上に転写形成する技術である。本章では、転写形バンプ技術の特徴、転写バンプの形成法、接続信頼性、等の基本技術について述べ、超高速光伝送用モジュール、光インタコネクションモジュール等、各種電気、光モジュールへの応用例を示す。また、転写工程を複数回行うことにより所望の高さのバンプ形状を得ることが可能であることから、将来的には、ICだけでなくOEICやアレイLD、アレイPD等の光デバイスを用いた

光表面実装への適用にも期待できることを示す。

第6章は、本研究の総括である。

第1章 参考文献

- [1] 青木、"マルチメディアサービスに向けたネットワークの構築"、NTT R&D vol. 45、no. 5、pp. 395-424、1996。
- [2] NTT研究開発本部、"マルチメディア見える技術100"、NTT 出版
- [3] R. S. Sussman et al., "Ultra-low-capacitance flip-chip-bonded GaInAs PIN photodetector for long-wavelength high-data-rate fiber-optic systems," Electron. Lett., vol. 21, no. 14, pp. 593-595, 1985.
- [4] N. Takachio, K. Iwashita, S. Hata, K. Onodera, K. Katsura, and H. Kikuchi, "A 10 Gb/s optical heterodyne detection experiment using a 23 GHz bandwidth balanced receiver," IEEE Transactions on Microwave Theory and Techniques, vol. 38, no. 12, December 1990.
- [5] K. Katsura, T. Hayashi, F. Ohira, S. Hata, and K. Iwashita, "A novel flip-chip interconnection technique using solder bumps for high-speed photoreceivers," J. Lightwave Technol., vol. 8, no. 9, pp. 1323-1327, 1990.
- [6] 桂、恒次、森田、竹本、石戸、"PIN-PD/ブリアンブー体形高速受光モジュール"、1991年電子通信学会春季全国大会、No. C-257
- [7] 石尾、"次世代光通信技術の展開"、NTT 技術ジャーナル、pp. 8-12、1992. 8.
- [8] 島田、"光伝送方式の研究の流れと今後の展開"、NTT R&D vol. 40、no. 2、pp. 153-160、1991.
- [9] 平田、堀口、"超高速化合物半導体ICの研究開発"、NTT R&D vol. 45、no. 1、pp. 33-38、1996。
- [10] S. Kimura, Y. Imai, Y. Umeda, and T. Enoki, "0-90 GHz InAlAs/InGaAs/InP HEMT distributed baseband amplifier IC," Electron. Lett., vol. 31, no. 17, pp. 1403-1431, 1995.
- [11] 加藤、"半導体受光素子の高性能化に関する研究"、早稲田大学・博士論文
- [12] K. Kato, S. Hata, K. Kawano, J. Yoshida, and A. Kozen, "A high-efficiency 50 GHz InGaAs multimode waveguide photodetector," IEEE J. Quantum Electron., vol. 28, no. 12, pp. 2728-2735, 1992.
- [13] HP社、"Series IV HP-EEs of Microwave & RF Circuit Design-Circuit Element Catalog"、February 1994.
- [14] 恒次、林、桂、"微小はんだバンプを用いた高精度位置合わせ技術の検討"、1994年電子情報通信学会春季全国大会、No. C-454
- [15] 佐藤、細矢、今野、恒次、秦、"微小はんだバンプの高周波特性(その1)"、1994年電子通信学会秋季全国大会、No. C-434
- [16] 今野、久々津、恒次、細矢、佐藤、"三次元電磁界解析によるバンプ接続部の高周波特性解析"、1995年電子情報通信学会ソサイエティ大会、No. C-106
- [17] H. Tsunetsugu, T. Hayashi, and K. Katsura, "Micro-alignment technique using 26- μ m diameter micro-solder bumps and its shear strength," IEEE CPMT Society, Proceedings of 1995 Japan International Electronic Manufacturing Technology(IEMT) Symposium, pp. 52-55, Omiya, December, 1995.

- [18] H. Tsunetsugu, T. Hayashi, K. Katsura, M. Hosoya, N. Sato, and N. Kukutsu, "Accurate stable high-speed interconnections using 20- to 30- μ m-diameter microsoldier bumps," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part A, vol. 20, no. 1, pp. 76-82, March 1997.
- [19] 林、桂、大平、恒次、"微細はんだバンプ・マイクロインタコネクションによる高速受光モジュール実装"、電子通信学会技報、CPM90-43、pp. 25-30、1990年8月
- [20] 恒次、桂、石塚、林、秦、高知尾、"微小はんだバンプを用いた高速受光モジュールの実装技術"、電子情報通信学会技報、CPM91-44、pp. 17-22、1991年8月
- [21] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology for high-speed photoreceivers using microsoldier bumps," IEEE CHMT Society, Proceedings of 41st Electronic Components and Technology Conference(ECTC), Atlanta, May 11-16, pp. 479-482, 1991.
- [22] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A high-speed photoreceiver using micro-solder bumps," Proceedings of the 7th International Microelectronics Conference(IMC), pp. 606-610, Yokohama, June 3-5, 1992.
- [23] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology using microsoldier bumps for high-speed photoreceivers," IEEE Trans. Comp. Hybrids, Manuf. Technol., vol. 15, no. 4, pp. 578-582, August 1992.
- [24] 細矢、恒次、乗松、高知尾、井上、秦、"PLCを用いた90°ハイブリッド・バランス型受信モジュールの構成技術"、1994年電子情報通信学会春季全国大会、No. B-1033
- [25] 乗松、高知尾、井上、細矢、恒次、秦、"PLCを用いた90°ハイブリッド・バラス型光受信モジュール"、1994年電子情報通信学会春季全国大会、No. B-1032
- [26] 細矢、恒次、乗松、高知尾、井上、秦、"PLCを用いた90°ハイブリッド・バランス型光受信モジュールの構成技術"、電子情報通信学会技報、OCS95-65、pp. 49-54、1995年9月
- [27] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A new packaging technique for an optical 90°-hybrid balanced receiver using planar lightwave circuits," IEEE CPMT Society, Proceedings of 45th Electronic Components and Technology Conference(ECTC), Las Vegas, May 21-24, pp. 1099-1103, 1995.
- [28] S. Norimatsu, N. Takachio, Y. Inoue, M. Hosoya, H. Tsunetsugu, and S. Hata, "An optical 90°-hybrid balanced receiver module using a planar lightwave circuit," IEEE Photon. Technol. Lett., vol. 6, no. 6, pp. 737-740, June, 1994.
- [29] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A packaging technique for an optical 90°-hybrid balanced receiver using a planar lightwave circuit," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part B, vol. 19, no. 3, pp. 569-574, August 1996.
- [30] 恒次、細矢、林、"転写型微小はんだバンプを用いた接続技術の検討(その1)"、1994年電子通信学会秋季全国大会、No. C-348
- [31] 赤堀、美野、大山、山田、柳沢、村本、恒次、"PLCプラットフォームを使用した10Gb/sハイブリッド集積光受信サブモジュール"、1996年電子情報通信学会総合全国大会、No. C-213

[32] 恒次、”超高速回路用微小はんだバンプ接続技術”、平成8年電気学会全国大会、No. S. 10-3

[33] 山口、木村、今井、恒次、”40GHz分布ベースバンドアンプモジュール”、1997年電子情報通信学会総合大会、No. C-2-14、1997年3月25日

[34] 美野、柴田、大山、赤堀、柳沢、橋本、山田、恒次、板屋、富樫、”PLCプラットフォームを用いた高速光電子混載ハイブリッド集積送信モジュールモジュール特性”、1997年電子情報通信学会総合大会、No. C-3-49、1997年3月26日

[35] 大山、赤堀、柳沢、橋本、山田、恒次、板屋、富樫、美野、柴田、”PLCプラットフォームを用いた高速光電子混載ハイブリッド集積送信モジュール実装技術”、1997年電子情報通信学会総合大会、No. C-3-50、1997年3月26日

[36] 恒次、林、細矢、桂、”転写形微小はんだバンプを用いたフリップチップ接続技術”、第7回マイクロエレクトロニクスシンポジウム、pp. 117-120、1997年10月

[37] Y. Akahori, S. Mino, H. Ooyama, Y. Yamada, M. Yanagisawa, Y. Muramoto, and H. Tsunetsugu, "10 Gb/s hybrid-integrated receiver array module using planar lightwave circuit platform" Optical Fiber Communication Conference (OFC '96), San Jose, February 25-March 1, 1996.

[38] Y. Ohiso, K. Tatenno, Y. Kohama, H. Tsunetsugu, and T. Kurokawa, "Flip-chip bonded 0.85- μ m vertical-cavity surface-emitting laser array using an AlGaAs substrate," Integrated Photonics Research '95, Boston, April 29- May 3, 1996.

[39] S. Yamaguchi, Y. Imai, S. Kimura, and H. Tsunetsugu, "New module structure using flip-chip technology for high-speed optical communication ICs," IEEE MTT-S, 1996 International Microwave Symposium Digest, pp. 243-246, San Francisco, June 17-21, 1996.

[40] H. Tsunetsugu, T. Hayashi, M. Hosoya, and K. Katsura, "New flip chip bonding technique using transferred microsolder bumps," IEEE CPMT Society/SHM, 1st IEMT/IMC Symposium Proceedings, pp. 56-61, Omiya, April 16-18, 1997.

[41] Y. Ohiso, K. Tatenno, Y. Kohama, A. Wakatsuki, H. Tsunetsugu, and T. Kurokawa, "Flip-chip bonded 0.85- μ m bottom-emitting vertical-cavity laser array on an AlGaAs substrate," IEEE Photon. Technol. Lett., vol. 8, no. 9, pp. 1115-1117, September, 1996.

[42] T. Ohyama, S. Mino, Y. Akahori, M. Yanagisawa, T. Hashimoto, Y. Yamada, and H. Tsunetsugu, "A 10-Gb/s hybrid integrated photoreceiver array module," IEE Electronics Letters, vol. 32, no. 9, pp. 845-846, 25th April 1996.

[43] H. Tsunetsugu, T. Hayashi, M. Hosoya, K. Katsura, M. Hirano, and Y. Imai, "Flip chip bonding technique using transferred microsolder bumps," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part C, vol. 20, no. 4, October 1997.

第2章 微小はんだバンプを用いたマイクロ コネクションの基本技術

- 2. 1 緒言
- 2. 2 従来のバンプ技術の経緯
- 2. 3 微小はんだバンプを用いたマイクロコネクション
の基本工程
- 2. 4 下地電極の作製
- 2. 5 微小はんだバンプの作製
 - 2. 5. 1 厚膜レジストへのパターン形成
 - 2. 5. 2 はんだ膜の形成
 - 2. 5. 3 バンプ形状
 - 2. 5. 4 バンプの形状設計
 - 2. 5. 5 バンプ接続
- 2. 6 基本検討
 - 2. 6. 1 試料構成
 - 2. 6. 2 機械的、電気的特性の評価方法
- 2. 7 結果および考察
 - 2. 7. 1 アライメント精度
 - 2. 7. 2 せん断強度
 - 2. 7. 3 周波数帯域特性
 - 2. 7. 4 熱的特性
- 2. 8 結言

第2章 参考文献

2. 1 緒言

21世紀のマルチメディア社会の実現に向け、光通信技術や情報処理技術の分野で数々の革新がなされてきている。とりわけ、光通信の分野においては、数十Gb/s以上の高速信号の伝送が可能な超高速光伝送システムの検討が活発化している。このような超高速光伝送システムの実現をめざし、第3章や第4章で述べる高速・広帯域受信モジュールの研究を進めてきた[1]－[13]。本受光モジュールは、受光素子とプリアンプ間の配線接続部におけるインダクタンスや容量などの寄生成分を取り除くことができる微小はんだバンプ技術を用いている点が特徴であり、これにより、DCから約20GHzの広帯域な周波数特性を実現している。

また、ICや光素子の動向をみると、より高速で広帯域な光伝送の実現に向け、DCから約50GHz以上の広帯域な周波数特性を有した広帯域プリアンプや導波路形受光素子の検討が活発化している[14]、[15]。また、最近では、はんだバンプを用いた並列光インタコネクションモジュールの研究も本格化してきており[16]－[18]、このような各種光インタコネクションモジュールにおいては光デバイスや電気デバイスをハイブリッド実装した電気・光回路ボードが用いられてきている。これらの電気・光回路ボードにおいては、高速な信号の伝送、高密度な電氣的接続、高効率な光結合が必要となり、このような要求を満足させるには、はんだバンプ接続技術を用いた実装技術が必須である。しかしながら、従来のような100μm以上の直径を有するはんだバンプ技術では光デバイスに要求される1μm以下の高精度な位置合わせを実現することは不可能であった。

このため、新たに開発した直径20～40μmの微小はんだバンプを用いたマイクロコネクション技術について、その基本的特性となる位置合わせ精度、せん断強度、周波数帯域特性について検討した。本章では、従来のバンプ技術との比較、はんだバンプ材料、微小はんだバンプの形成法、テストサンプルの構成、接続実験、位置合わせ精度、せん断強度、周波数帯域特性の評価方法について説明し、これらの実験および解析結果等について述べる。

2. 2 従来のバンプ技術の経緯

従来のバンプ形成技術としては、図2.1に示すように、Auスタッドを用いる方法(a)、

はんだを用いる方法（b）、Auバンプを用いる方法（c）が代表的である。Auのスタッドを用いる方法は、Auのワイヤボンディングを利用した方法であり、デバイスの電極上にAuのワイヤボンディングを行いワイヤを切断した後Auのスタッドを形成し、導電性ペースト等を用いて基板の電極にバンプ接続する方法である[19]。この方法はワイヤボンディングが基本となっているため、使用するワイヤ径でスタッドの形状がほぼ決定される。通常は30 μm 程度の直径のワイヤが使用されるため、スタッドの大きさとしては約100 μm 径が限界となる。また、はんだを用いるバンプ接続法としては、後に詳しく述べるが、蒸着法ではんだ膜を形成する方法、はんだのシートをパンチングで打抜く方法、はんだのボールを載せる方法等が検討されている[20]。しかしながら、従来の方法ではプロセス技術の限界から約100 μm 程度の径が限界である。さらに、Auバンプを用いる方法は、めっき等で形成したAuバンプを対向する基板の電極に密着させ、光硬化性の樹脂を充填しておき、電気的にはAuバンプと基板の電極との密着で、機械的には樹脂の硬化時の収縮力でバンプ接続を行うものである[21]。この方法では、数十 μm 径のバンプが形成できる利点はあるものの、Auバンプと基板の電極とを密着させる必要があるため、デバイスと基板とを加圧する必要がある。このため、機械的強度に優れるSi基板をベースとしたデバイスでは損傷は少ないものの、高速素子に適用されるGaAsやInP系の化合物半導体基板では機械的強度が必ずしも十分ではないため、加圧力によって素子が破損する恐れがある。このため、本研究では、微細化に適し、機械的な損傷の恐れのない、はんだを用いたバンプ技術について検討することとした。




図2.1 各種バンプ技術の比較
 Fig. 2.1 Comparison with bump technologies.

図2.2にこれまで検討されているはんだバンプを用いたバンプ接続技術をまとめた。
 (a)と(b)は、はんだを蒸着法で形成する方法であり、(a)は、本研究で検討を進

めたりフトオフ法、(b) はメタルマスクを用いてはんだ膜を形成する方法である。(b) のメタルマスク法では、使用するマスクの厚さが数百 μm と厚く、しかも、エッチングでマスクパターンを形成することからサイドエッチングが大きくなる。このため、マスクで形成されるパターンの微細化には限界があり、50 μm 以下の微小なはんだバンプの形成は困難である[22]。また、(c) のパンチング法は、はんだのシートを治具を用いてバンプ形状に打抜き電極上にバンプ形成する方法である[23]。現状では使用するはんだシートの厚さが約100 μm 程度であり、しかも、機械加工で作製された治具を用いてバンプ形状に打抜くため、現状では約80 μm 径のバンプ形成が限界である。(d) のはんだボール法は、約100 μm 径の微小なはんだボールを電極上に搭載し、はんだボールを溶融させてバンプ接続する方法である[24]。はんだボールの整列法としては、メタルマスクに孔加工しておきこの孔の中にはんだボールを挿入する方法や静電気を利用して電極上に整列させる方法等が検討されている。しかしながら、使用されているはんだボールの直径は、現状では約80 μm 程度が限界である。また、この方法もパンチング法と同様、電極上に個別にバンプ形成する方法であるため、はんだバンプを一括形成する蒸着法と比較して生産性に劣るという欠点がある。このため、本研究では、2.3節以降で詳しく述べるが、微細化や生産性に見通しのあるリフトオフ法でバンプ形成する方法について検討することとした。




図2.2 各種はんだバンプ技術の比較
Fig. 2.2 Comparison with solder bump technologies.

また、バンプに使用するはんだ材料としては、図2.3に示したように、本章ではIn-Pb、第5章ではInに加えSn-Pbも検討した[25] - [27]。バンプ実装用のはんだ材料としては、チップのダイボンディング等にも使用される導電性ペーストの硬化温度が約100～150℃であること、約400℃以上では素子が損傷する恐れがあること、

等を考慮して選定した。In-Pbはんだは、In単体の融点が 156°C であり、Pbの含有率が多くなるに従って融点も約 300°C までと高くなる。本研究では、モジュールへの適用には単体のInを主に検討し、位置合わせ精度やせん断強度の検討にはInに加えて70%In-Pb、50%In-Pbも評価した。また、Sn-Pbはんだは、共晶点である 183°C から、成分比を変えることによって約 300°C 以上まで選定でき、通常の電子部品の接続に広く用いられており、しかも、実装性に優れた材料である。本研究では、機械的強度に優れ安定性の良い60%Sn-Pb共晶はんだを用いて検討することとした。




図 2. 3 バンプ用各種はんだ材料の比較
Fig. 2.3 Comparison with solder materials for bump bonding.

2. 3 微小はんだバンプを用いたマイクロコネクションの基本工程

微小はんだバンプの形成から接続に至る全工程の概略を図 2. 4 に示す。

(1) 下地電極の形成

フォトリソをパターン形成し、下地電極膜を電子ビーム蒸着法により形成した後、リフトオフ法でパターン形成する (a)。

(2) レジストパターンの形成

バンプ形成用の厚膜レジストのパターン形成を行う (b)。

(3) はんだ膜の形成

抵抗加熱あるいは電子ビーム蒸着法ではんだ膜を形成する (c)。

(4) リフトオフ

有機溶剤でレジストを溶解する (d)。

(5) アライメント

はんだを形成したデバイスと基板の電極とを位置合わせし、加圧により仮止めする (e)。

(6) バンプ接続

フラックスを塗布しホットプレート上ではんだをリフロしバンプ接続する。最後に有機溶剤でフラックスを洗浄除去する (f)。




図 2. 4 マイクロコネクションの基本工程
Fig. 2.4 Basic process of microconnection.

2. 4 下地電極の作製

はんだバンプ接続用の下地電極の形成工程について述べる。本工程を図 2. 5 に示す。主なパターン形成工程は以下のようなものである。

(1) デバイスの表面にフォトレジストを塗布しプリベークを行う。ここではフォトレジストとしては、ファインパターン形成用のポジタイプのものとして、ヘキスト社の A Z 5

214Eを用いた。このプリベークの工程の後、リフトオフに適したオーバハング形状のパターンを得るため、リバーズベークによるイメージリバーズ工程[28]を行った。具体的には、2.5節の微小はんだバンプの作製工程で詳細に述べるが、フォトマスクを用いてパターン露光を行い、ホットプレートを用いて120℃、5分のリバーズベーク、全面露光、現像処理の工程を経て、リンス、乾燥の各工程からなっている(a-b)。

(2) 下地金属膜の形成には、電子ビーム蒸着装置により、Ti (1000 Å) / Pt (1500 Å) / Au (500 Å) からなる3層膜を形成した(c)。

(3) アセトンに浸しレジストを除去しリフトオフを行い、最後にエタノールで洗浄し、乾燥させ下地電極の形成が完了する(d)。




図2.5 下地電極の作製工程
Fig. 2.5 Base metal formation process.

2.5 微小はんだバンプの作製

2.5.1 厚膜レジストへのパターン形成

これまでレジストを用いたはんだバンプの形成には、図2.6に示すような、厚膜のフィルムレジストを2層でパターン形成し、はんだ膜を作製する方法が検討されていた[29]。

この工程の概要は以下のようなものである。

(1) デバイスの表面に加圧および加熱によりフィルム状のレジストをラミネートする。フィルムレジストとしては、デュポン社のリストン（膜厚約 $30\text{ }\mu\text{m}$ ）が用いられていた。リフトオフ工程を行うためには、オーバハング形状のレジストパターンを形成する必要があるため、第1層目のフィルムレジストのパターンは所望のパターンより大きめに形成しておき、これに重ねるように、より小さめのパターンとなるように第2層目のフィルムレジストのパターンを形成する。フィルムレジストのパターン形成は、露光、現像、リンスの各工程で作製することができる（a-c）。

(2) 電子ビーム蒸着装置あるいは抵抗加熱蒸着装置により、はんだ膜を形成する（d）。

(3) アセトンに浸しリフトオフを行い、最後にエタノールで洗浄、乾燥させて完了する（e）。

しかしながら、このようなフィルムレジストを用いた方法では、ここで適用しようとしている $50\text{ }\mu\text{m}$ 以下の微小はんだバンプの形成には限界がある。なぜなら、フィルムレジストの膜厚が約 $30\text{ }\mu\text{m}$ と厚いため、露光時の光の回折によるパターンの広がりやフィルムレジストの重ね合せ時の位置ずれを低減するには限界があるからである。

また、フィルムレジスト1層でパターンを形成する方法もあるが、露光時の光の回折により、リフトオフに適したオーバハング形状の微細なパターンを形成するのは困難である。




図2. 6 従来の厚膜フィルムレジストを用いたバンプ形成工程
Fig. 2.6 Bump formation process using conventional thick film resist.

このため、本研究では、液状の厚膜レジストを用いた微小はんだバンプの形成技術について検討した。液状の厚膜レジストにはヘキスト社のAZ4903フォトレジストを用いた。この工程で特に重要なことは、リフトオフに適したオーバハング形状のレジストパターンを形成することである。ここでは、露光部分を現像液に溶解させてパターンを得るポジタイプのレジストをネガタイプレジストのように露光部分を現像液に不溶とし、ポジネガ反転のパターンが得られるイメージリバーサプロセス技術を用いた。以下に、イメージリバーサプロセス技術〔28〕を用いた微小はんだバンプの形成について詳細に述べる。

図2. 7は厚膜レジストを用いた微小はんだバンプの形成工程を示したものである。

(1) 最初に、AZ4903フォトレジストを用いスピンコート法で膜形成する。レジストの膜形成と現像にはプログラム動作が可能なコータデベロッパ（大日本スクリーン社製D-SPIN636）を用いた。レジスト塗布の工程は、試料表面ブロー→レジスト滴下→レジスト延ばし→予備回転→本回転→試料表面リンス→外縁吹き飛ばし、の各工程からなっている。膜形成を行った後に、オーブン（忍足研究所製SCO-250Hスーパクリンオーブン）を用いて90℃の窒素雰囲気中で熱処理（プリベーク）する（a-b）。

(2) 次に、露光装置（キャノン社製PLA501）を用いてレジストのパターン露光を行う。この時の照度は10.8 mw/cm²とし、フォトマスクはハードコンタクトで露光を行った（c）。

(3) イメージリバーサ処理はIMTEC社製STAR2001を用いて行った。チャンバ内の温度は100±1℃に制御されており、減圧→窒素ガスの注入（大気圧）→ベーキング→減圧→アンモニア処理→減圧→窒素ガスの注入（大気圧）の各工程はプログラム化されている（d）。

(4) 次に、全面露光を行う。本工程では、厚膜のレジストに十分な露光エネルギーを与える必要があるため、60 mw/cm²と大照度の得られる露光装置（タマラック・サイエンティフィック社製MODEL162アライナ）を用いた（e）。

(5) 現像処理には先に述べたコータデベロッパを用い、パドル現像法で行った。使用した現像液は、ヘキスト社のAZ400Kデベロッパの25%水溶液を用いた。本工程は、試料をスピンコートしながら現像液を吐出する現像と回転を止めて現像を行うパドル現像、リンス、の各工程を複数回行うようプログラム制御されたものである（f）。

このようにして、逆テーパからなるオーバハング形状のレジストパターンを形成することが可能である。

(6) 次に、はんだ膜を約6 μm形成する。なお、本工程については次節で述べる（g）。

(7) 最後に試料をアセトンに浸漬させ、レジストを除去することによりリフトオフを行う (h)。




図 2. 7 厚膜レジストを用いた微小はんだバンプの形成工程
Fig. 2.7 Microsolder bump formation process using thick photoresist.

次に、イメージリバーズの工程、レジストの反応工程について図 2. 8 および図 2. 9 に示した。まず、パターン露光により、レジストの感光基であるジアゾキノンからケテンを生成する。次に、アンモニア蒸気によりアミノ基を付け、現像液に不溶なインデンを生成する。さらに、全面露光の工程により、パターン露光時に未露光であったバンプ部分の

パターンを露光し、レジスト膜を現像してポジネガ反転（イメージリバーサ）を行う。なお、レジスト膜全面露光以降の未露光部分の反応過程は、露光・現像によりジアゾキノンが現像液に可溶なインデンカルボン酸となる通常の反応過程となる。

このようなプロセスにより、露光の際に液状レジストの膜厚方向で光の吸収に勾配を生じるため、露光量を制御することにより現像後のバンプ用の孔のパターンの側壁形状（オーバハング形状）を制御することが可能である。この結果、約 $16\text{ }\mu\text{m}$ の厚膜レジストに、最小直径約 $10\text{ }\mu\text{m}$ の開口直径を有するバンプ用の微小パターンを形成することが可能となり、このときレジストパターンはマスクパターンより約 $4\text{ }\mu\text{m}$ 大きく、オーバハング量は約 $10\text{ }\mu\text{m}$ 程度であった。図 2. 10 にオーバハング形成後のレジストパターンを示す。このように、オーバハング形状で微小なレジストパターンを形成することが可能となった。




図 2. 8 イメージリバーサの工程

Fig. 2.8 Photoresist formation process using image reverse technique.




図 2. 9 イメージリバース工程におけるレジストの反応工程
Fig. 2.9 Chemical reaction of photoresist at image reverse process.




図 2. 10 オーバハング形状のレジストパターン
Fig. 2.10 Over-hanged resist pattern.

2. 5. 2 はんだ膜の形成

2. 2節で述べたように、はんだ材料としてはIn-Pb系、Sn-Pb系の2種類のはんだ材料を選定し、はんだ膜の形成にはIn-Pb系と、Sn-Pb系に分けて異なる装置で膜形成した。

In-Pb系はんだについては、タンタル製の大形るつぼを用いた抵抗加熱タイプの蒸着装置（日本真空社製ULVAC EBX-10D）で膜形成した。膜厚の制御はるつぼに投入するはんだ材料の量でコントロールし、るつぼに投入したはんだ材料を全て蒸着させる飛ばし切り法で行った。膜厚は $6.5\mu\text{m}$ 形成した。

また、Sn-Pb系のはんだについては、多元の材料を蒸着できるハースをもった電子ビームタイプの蒸着装置（日本真空社製ULVAC EBX 10D）で膜形成した。膜組成および膜厚の確認は蛍光X線膜厚測定計で行った。

In-Pb系はんだを蒸着した後、リフトオフ工程でレジスト膜を除去した後（図2. 7の工程(h)に対応）の蒸着はんだのパターンを図2. 11に示す。このように、微小で均一な蒸着はんだパターンの形成が可能となった。




図2. 11 リフトオフ後の蒸着はんだ形成パターン
Fig. 2.11 Deposited solder bumps after lift-off process.

2. 5. 3 バンプ形状

リフトオフ後の蒸着はんだをホットプレート上で熱処理し、はんだをリフロした後の直径 $26\ \mu\text{m}$ の微小はんだバンプを図 2. 1 2 に示す。このように、蒸着はんだの場合と同様、微小で均一な形状のはんだバンプが形成できた。また、本方法により直径 $5\ \mu\text{m}$ の下地電極上に直径約 $10\ \mu\text{m}$ の微小なはんだバンプが形成できることも確認した。




図 2. 1 2 リフロ後の微小はんだバンプ
Fig. 2.12 Microsolder bumps after reflow.

2. 5. 4 バンプの形状設計

蒸着はんだ量の見積りを行い、リフロタイプおよびボンディングタイプにおけるバンプ形状について考察する。

図 2. 1 3 に、蒸着後のはんだ量を見積もった時のモデルを示す。下地電極に堆積する実際の蒸着はんだは破線で示したように台形状になるが（図 2. 1 1 参照）、ここでは単純化し、円筒形状で見積もり、補正係数で表現した。

いま、レジストの開口直径を $2R$ 、蒸着はんだの堆積膜厚を T 、円筒形状のはんだ量から実際に堆積する台形状のはんだ量への補正係数を k とし、下地電極の膜厚は薄いとして無視すると、はんだ量 V は以下のように表わすことができる。




図 2. 1 3 蒸着はんだ量の見積りモデル
Fig. 2.13 Model of deposited solder bump.

$$V = k\pi TR^2 \quad \dots (2. 1)$$

また、はんだ量とバンプ形状との関係は、バンプ上に搭載されるデバイスの重量が表面張力に対して小さいとすると以下のように表わすことができる [30]。

まず、リフロタイプのバンプ形状については、図 2. 1 4 に示したように、バンプの高さを h 、下地電極の半径を r 、バンプの最大半径を d 、バンプの体積を V_p とすると、

$$V_p = \frac{\pi}{6} \cdot h \cdot (3r^2 + h^2) \quad \dots (2. 2)$$

と表わすことができる。ここで h は、

$$h = d + \sqrt{d^2 - r^2} \quad (d > r) \quad \dots (2. 3)$$

次に、ボンディングタイプのバンプ形状については、図 2. 1 5 に示したように、バンプの高さ（素子間のギャップ）を g 、両素子の下地電極の半径を r 、バンプの最大半径を d 、バンプの体積を V_B とすると、

$$V_B = \frac{\pi}{6} \cdot g \cdot (6r^2 + g^2) \quad \dots (2. 4)$$

と表わすことができる。ここで g は、

$$g = 2\sqrt{d^2 - r^2} \quad (d > r) \quad \dots (2. 5)$$

以上述べてきたように、はんだ膜の蒸着量を実験値と比較し、(2. 1) 式で示した補正係数 k を明らかにすることによって、リフロタイプやボンディングタイプにおける所望のバンプ形状を設計することができる。




図 2. 1 4 リフロタイプのバンプ形状
Fig. 2.14 Bump configuration after reflow.




図 2. 1 5 ボンディングタイプのバンプ形状
Fig. 2.15 Bump configuration after bonding.

2. 5. 5 バンプ接続

次に、バンプ接続技術について述べる。本工程を図 2. 1 6 および以下に示す。




図 2. 1 6 バンプの接続工程
Fig. 2.16 Bonding process of microsoldier bumps.

(1) 素子の下地電極表面に形成した蒸着はんだと、対向する素子あるいは基板の下地電極とを位置合わせし、加圧により仮止めを行う。位置合わせには、特製のアライメント装置を試作した。はんだ膜を形成した素子は、上下方向に動かすことができ、しかも、真空吸引孔を形成したコレットで吸着する。対向する素子あるいは基板はX、Y、 θ の移動が可能なステージに搭載される。また、コレットとステージの間には、ミラーが配置されており、はんだ膜を形成した素子と下地電極表面とが同一TVモニタ画面に映し出され、位置合わせを行うことができる機構になっている。さらに、仮止めでは、約30gfで素子を加圧する(a)。

(2) 次に、蒸着はんだ部分にフラックスを塗布する。フラックスは、はんだ溶融時において、はんだ膜の酸化を防止したりはんだの流れを良くするためのものである。ここでは、マイクロエレクトロニクス用に設計された高信頼性ロジンフラックス(日本アルファメタル社製R5003)を用いた。このフラックスは、比重1.079、粘度1500cpsで、活性剤を含まないタイプのもので、高温での耐熱性が良く安定した材料である(b)。

(3) はんだのリフロはホットプレートを用いて行った。プレートの面内温度を $\pm 3.5^{\circ}\text{C}$ に保つことができる制御性の良いホットプレート（井内盛栄堂ULTRA HOT PLATE HIS-500）を所定の温度に設定しておき、プレート表面に試料を載せ、はんだのリフロを行った。このとき、はんだの表面張力により素子や基板の下地電極は所定の位置に自己整合される（c-d）。

(4) 最後に有機溶剤を用いてフラックスを除去しバンプ接続が完了する（e）。

2. 6 基本検討

2. 6. 1 試料構成

(1) 機械的特性評価用テストサンプルの構成

機械的特性評価に用いたテストチップと基板の構成、はんだバンプや電極の配置構成を表2. 1および図2. 17に示す。テストサンプルは 1 mm □のSiチップであり、チップ周辺に配置された微小はんだバンプでSi基板あるいはガラス基板に接続されている。ガラス基板は位置合わせ精度の検討に、また、Si基板はせん断強度の検討にそれぞれ用いた。微小はんだバンプは直径 $26\text{ }\mu\text{m}$ であり、バンプ数やピッチを変え、チップ周辺部に対称的に配置した。バンプのピッチは $70\sim 350\text{ }\mu\text{m}$ 、バンプ数は $8\sim 60$ 個である。

表2. 1 試料構成

Table 2.1 Construction of test sample for mechanical performance.

Chip	Size:	1 mm square				
	Material:	Si				
Substrate	Size:	3 mm square				
	Material:	Si, glass				
Bumps	Number:	8	12	20	32	60
	Pitch(μm):	350	250	150	100	70
	Diameter(μm):	26				
	Material:	In,	70% In-Pb,	50% In-Pb		

チップとガラス基板の中央には位置合わせ精度を評価するためのマーカを形成した。バン

プ用のはんだ材料としては、100%In、50%In-Pb、70%In-Pbを用いた。




図2. 17 バンプと位置合わせマークの配置構成
Fig. 2.17 Arrangement of bumps and marker.

微小はんだバンプの作製工程は2. 5節で詳細に述べたが、以下に概略を記しておく。まず、バンプ用の下地電極として濡れ性に優れるTi/Pt/Auをフォト工程により形成した。Ti/Pt/Auのトータルの膜厚は0. 3 μm、直径は20 μmとした。はんだバンプは、厚膜のフォトレジストをオーバハング形状に形成した後、はんだを蒸着しリフトオフで形成した。

微小はんだバンプのボンディング工程と自己整合作用を図2. 18に示す。まず、はんだを形成したチップが基板の電極に位置合わせされ、軽い荷重でチップを加圧することにより互いに密着させる(a)。次に、フラックスを塗布し、はんだの融点以上に加熱する(約200℃、3分)ことによりはんだを溶融する。この際、溶融はんだの表面張力による自己整合力で、チップと基板とは位置ずれなく高精度なアライメントが可能となる(b)。

最後に、有機溶剤でフラックスを洗浄し、微小はんだバンプ接続が完了する（c）。




図 2. 1 8 バンプの自己整合作用

Fig. 2.18 Self-alignment effect of microsoldier bump bonding.

（2）電気的特性評価用テストサンプルの構成

テストサンプルの構成およびバンプ構成を表 2. 2 および図 2. 1 9 に示す。バンプ接続タイプのテストサンプルは、ダミーチップがチップキャリアにバンプ接続された構成からなっている。ダミーチップとチップキャリアには $50\ \Omega$ の特性インピーダンスを有するコプレーナ線路が形成されており、このコプレーナ線路は微小はんだバンプを介して直列に繰り返し接続されている。コプレーナ線路における信号線の幅は $60\ \mu\text{m}$ 、信号線とグランド間の間隔は $40\ \mu\text{m}$ である。また、微小はんだバンプとしては、バンプ形状の影響の有無を調べるため、直径 20 、 $30\ \mu\text{m}$ の 2 種類のバンプ形状について検討した。ダミーチップの形状としては $0.5 \times 1\ \text{mm}$ 、チップキャリアの形状としては $2 \times 4\ \text{mm}$ について検討した。この際、信号線路に形成したバンプの間隔は $250\ \mu\text{m}$ とした。

ダミーチップとチップキャリアの基板材料は InP とし、絶縁層やはんだのダムにはプラズマ CVD で形成した SiN 、コプレーナ線路の材料には電子ビーム蒸着法で形成した Ti/Au を用いた。コプレーナ線路とバンプ用下地電極との間の SiN 絶縁層のビアホール形成には反応性イオンエッチング法を用いた。また、バンプ用下地電極材料としては $\text{Ti}/\text{Pt}/\text{Au}$ を用いた。

表 2. 2 帯域特性評価試料の構成

Table 2.2 Construction of test sample for electrical performance.

Dummy chip	Size: 0.5 x 1 mm Material: InP
Chip carrier	Size: 2 x 4 mm Material: InP
Bumps	Number: 20 10 Pitch(μm): 100 150 Height(μm): 20 30 Material: In
Coplanar waveguide	Line width(μm): 60 Gap(μm): 40




図 2. 1 9 帯域特性評価試料の構成

Fig. 2.19 Construction and assembly of test sample for electrical performance.

ダミーチップ上のはんだバンプは、厚膜フォトレジストのパターン形成、はんだの蒸着、リフトオフの各工程で形成される。ダミーチップは、チップキャリアの電極に位置合わせし、加圧により密着させた後、はんだを溶融することによりバンプ接続される。

また、バンプ接続した試料との比較を行うため、図 2. 1 9 (b) に示したように、バンプ接続しないスルー線路も作製し、測定評価した。

2. 6. 2 機械的、電気的特性の評価方法

位置合わせ精度の測定方法を概略的に示したのが図2. 20である。接続工程は、ガラス基板の裏面から観察することができ、位置合わせ精度を測定するためチップとガラス基板の中央にはマーカが形成されている。まず最初に、基板側のマーカ（副尺）に焦点を合わせ、基板の位置を測定し基準点を決定する。次に、チップ側のマーカ（主尺）に焦点を合わせ、位置ずれを測定することによって位置合わせ精度を評価する。

この位置合わせ精度を測定する方法の詳細を図2. 21に示す。Siチップとガラス基板の中央部には3 μm 幅の同心円状のパターンが形成され、これらのパターンのピッチは、主尺が6 μm 、副尺が5.9 μm とし、0.1 μm ずらして作製している。このようにノギスの原理を用いて、これら二つのパターンの重なる点を測定し基準点からのパターン数を数えることにより、0.1 μm の精度で位置ずれを評価することができる。

せん断強度の測定方法を図2. 22に示す。SiチップをSi基板上にバンプ接続したサンプルを作製し、この基板をせん断強度の測定ステージに固定し、チップの横方向から0.1 mm/sの速度で測定治具を押し当てる（a）。はんだ接続部の強度が測定治具の強度に耐えられなくなった時の値、すなわち、破断した時の値を測定し、せん断強度とした（b）。なお本測定には（株）レスカ社製のプルテスト（PTR-01）を用いた。




図2. 20 位置合わせ精度の評価方法の概略
Fig. 2.20 Configuration for measuring alignment accuracy.




図 2. 2 1 主尺、副尺を用いた位置合わせ精度の評価方法
Fig. 2.21 Principle of proposed method for measuring alignment accuracy.




図 2. 2 2 せん断強度の特性評価方法
Fig. 2.22 Measurement of shear strength.

bumps接続試料の周波数帯域特性の評価方法を図 2. 2 3 に示す。試料を搭載するマニ
 ュアルプローバは CASCADE MICROTECH 社製の SUMMIT 9000 を用
 いた。チップキャリアのコプレーナ線路の片端に RF プローブにより RF 信号が加えられ
 る。RF 信号は、チップキャリアのコプレーナ線路に入り、微小はんだバンプを介してダ
 ミーチップの線路を経て、微小はんだバンプを介して再度チップキャリアに戻り、RF プ

ローブを経てネットワークアナライザで帯域特性が測定される。なおRFプローブには $50\text{ }\mu\text{m}$ パッドで $150\text{ }\mu\text{m}$ ピッチからなる帯域 50 GHz を有するCASCADE MICROTCH社製のMODEL WPH-205-150を、また、帯域特性を評価するネットワークアナライザにはWILTRON社製のMODEL 360Bを用いた。




図 2. 23 帯域特性の評価方法


Fig. 2.23 Cross section of test sample used to measure frequency response.

2. 7 結果および考察


2. 7. 1 アライメント精度

位置合わせ精度を測定するためのマーカ（主尺、副尺）をパターン形成したものを図 2. 24 に示す。このマーカは、はんだバンプ用の下地電極と同時にパターン形成されるため、Siチップの周辺部に形成されたはんだバンプパターンの中央に位置するようにできる。このマーカパターンの大きさは約 $500\text{ }\mu\text{m}$ 直径である。

直径 $26\text{ }\mu\text{m}$ の微小はんだバンプで接続された試料の断面方向からの写真を図 2. 25 に示す。はんだバンプは均一な形状に形成されているのがわかる。チップをガラス基板にバンプ接続した後の写真を図 2. 26 に示す。写真はガラス基板の裏面からみたものであり、はんだバンプの自己整合作用により、Siチップはガラス基板の中央に位置合わせ精度よく搭載されているのがわかる。また、図 2. 27 には、Siチップに形成した主尺パターンとガラス基板に形成した副尺パターンの両方のパターンが重なっている様子を示す。



(a)



(b)

図 2. 2 4 主尺 (a)、副尺 (b) のパターン
Fig. 2.24 Main scale(a) and vernier scale(b) pattern.




図 2. 2 5 バンプ接続部

Fig. 2.25 Cross section of 26- μ m-diameter microsolder bumps after bonding.




図 2. 2 6 ガラス基板にバンプ接続されたチップ
Fig. 2.26 Chip pattern through glass substrate after bump bonding.




図 2. 2 7 主尺、副尺の重なりパターン
Fig. 2.27 Overlap between main- and vernier-scale pattern.

位置ずれの測定結果を図 2. 2 8 に示す。位置ずれは、バンプの数に大きく依存し、バンプの数が増加するにしたがって小さくなる。特に、はんだバンプの数が 20 以上になると、位置ずれの平均値は $0.2 \mu\text{m}$ 以下であり、位置ずれの最大値についても $0.5 \mu\text{m}$ 以下であった。これは、バンプ数が少ない場合はチップの重さの影響を受け位置ずれが大

きくなるためではないかと考えられる。

このように、 $26\text{ }\mu\text{m}$ 径の微小はんだバンプを用いた本位置合わせ技術は、半導体レーザの位置合わせに要求される $1\text{ }\mu\text{m}$ 以下の高精度な位置合わせに適用できることが明らかになった。




図 2. 28 位置合わせ精度の測定結果

Fig. 2.28 Alignment accuracy after microsoldier bump bonding.

2. 7. 2 セン断強度

$100\% \text{In}$ 、 $70\% \text{In-Pb}$ 、 $50\% \text{In-Pb}$ の3種類のはんだ材料からなる $26\text{ }\mu\text{m}$ 径微小はんだバンプのせん断強度の試験結果（チップ当たりのせん断強度）を図2. 29に示す。バンプ数の増加、 In-Pb はんだにおけるPb成分の増加に比例してせん断強度も大きくなる。バンプ数が最大の60個で、 $50\% \text{In-Pb}$ の場合、 $100\% \text{In}$ の場合と比較すると、約3倍のせん断強度であり、チップ当たり50gfの値であった。また、1バンプ当たりの平均のせん断強度を図2. 30に示す。バンプ当たりのせん断強度はPb成分の増加とともに大きくなり、 $100\% \text{In}$ では約0.3gf、 $70\% \text{In-Pb}$

Pbでは約0.8、50% In-Pbでは約0.9 gfであった。




図 2. 29 せん断強度の測定結果 (チップ全体での値)
Fig. 2.29 Total shear strength of microsoldier bumps.




図 2. 30 せん断強度の測定結果 (バンプ当たりの値)
Fig. 2.30 Average shear strength per bump.




図 2. 3 1 セン断強度の信頼性評価結果

Fig. 2.31 Dependence of shear strength on number of heat cycles.

また、熱ストレスに対する微小はんだバンプの接続信頼性について評価するため、温度サイクル試験を実施し、せん断強度とサイクル数の関係について評価した。温度サイクル試験は、低温側が -55°C で30分、高温側が 125°C で30分とし、トータルで1サイクル1時間の条件で行った。この結果を図2. 3 1に示す。いずれのはんだ材料においても、せん断強度に大きな劣化はみられず、強く安定したバンプ接続が得られていることが確認できた。

2. 7. 3 周波数帯域特性

チップキャリア上に微小はんだバンプで接続されたダミーチップが搭載された写真を図2. 3 2に示す。チップキャリアとダミーチップに形成したコプレーナ線路は微小はんだバンプで接続されている(a)。また、バンプ接続特性との比較のために作製されたスルータイプの試料を図2. 3 2の(b)に示した。図2. 3 3に、コプレーナのスルー線路と $20\text{--}30\text{ }\mu\text{m}$ の直径を有するバンプ接続された試料のSパラメータの測定結果を示す。 $20\text{ }\mu\text{m}$ 径および $30\text{ }\mu\text{m}$ 径のバンプで接続された二つのコプレーナ線路において、どちらの構成においてもほぼ同様の特性を示しており、DCから 60 GHz において、挿入損




図 2. 3 2 バンプ実装とスルー特性評価用試料の構成
Fig. 2.32 Fabricated test sample for electrical performance.

失 S_{21} は 3 dB 以下でリップルもなく、反射損失 S_{11} はともに 10 dB 以上が確保できる良好な特性が確認できた。なお、60 GHz はネットワークアナライザの測定限界である。このようにバンプ形状に対する依存性は確認できなかった。また、バンプ接続タイ




図 2. 3 3 帯域特性の測定結果
Fig. 2.33 Measured S-parameters.

プの特性とスルー線路との特性を比較してみると、挿入損失はほとんど変化ないものの、反射損失においては、スルー線路では20 dB以上のアイソレーションが確保できており、バンプ接続したものより約10 dB良好な特性が得られた。

また、測定結果の妥当性を評価するため、解析により周波数帯域特性を求めた。解析には、N T Tで独自に開発された空間回路網法をベースとした三次元電磁界解析システムを用いた[31]。本システムは、時間領域の解析であるため、これまでの解析手法である周波数領域解析で各周波数毎に計算を繰り返して求めている周波数特性を、フーリエ変換することにより1回の時間応答解析で求めた時間波形から得ることができる点が特徴である。

バンプ接続部の解析モデルを図2.34に示す。I n P基板からなるダミーチップおよびチップキャリア上に信号線幅60 μm 、ギャップ45 μm からなる特性インピーダンス50 Ω のコプレーナ線路が形成されており、30 μm 直径の微小はんだバンプの形状は、縦、横、高さともに30 μm の立方体で接続された構成としてモデル化した。この時のバンプ間隔は250 μm とした。なお、チップの厚みはともに150 μm で、I n pの比誘電率は13.5で解析した。

図2.35に解析結果を示す。バンプ接続タイプのコプレーナ線路において、DCー90 GHzの広帯域な領域で、挿入損失S21は3 dB以下で、反射損失S11は10 dB




図2.34 バンプ接続部の帯域特性評価モデル

Fig. 2.34 Simulation model of microsoldier bump interconnection for frequency response.




図 2. 3 5 帯域特性の解析結果
Fig. 2.35 Simulated frequency response.

以上確保できることが明らかになった。このように、微小はんだバンプを用いることにより、ネットワークアナライザの測定限界である 90 GHz までの広帯域な帯域でカバーできることを明らかにした。また、図中には、バンプ接続のない構成で、スルーのコプレーナ線路の 30 μm 直上にダミーチップを置いた時の周波数応答も示している。30 μm 径の微小はんだバンプで接続した構成において、周波数応答の解析値は、実験結果とほぼ等しい値を示している。これら両者を比較検討すると、周波数応答の限界はバンプ接続ではなく、チップキャリアとダミーチップの間の容量性結合による特性インピーダンスの変動に起因しているものと考えられる。このことから、チップとチップキャリアの間のバンプ接続部における特性インピーダンスを 50 Ω に整合するように設計することにより微小はんだバンプ接続構成において、DC - 100 GHz の超広帯域な領域において 20 dB 以上のアイソレーションを確保できるものと考えられる。

また、このような微小はんだバンプで接続されたチップキャリアをインピーダンス整合

形のフィルムキャリア（IPFキャリア：Impedance-matched-film-carrier）でパッケージ端子との接続を行い、モジュール化した際の特性の見通しについて検討した。図2. 36にバンプモジュール評価用IPFキャリアを示す。IPFキャリアの形状は約3 mm×8 mmである。なお、セラミックパッケージの配線接続部はインピーダンス整合された構造となっており、このセラミックパッケージは同軸構造のKコネクタ(WILTRON社製)を組み込んだ測定治具に搭載され帯域特性を評価した。図2. 37にバンプモジュールを示す。パッケージの形状は約7 mm×11 mmである。このIPFキャリアとセラミックパッケージの実装については第3章で詳しく述べる。

間隔が250 μ mで20 μ m径の微小はんだバンプで接続されたバンプモジュールの周波数帯域特性を図2. 38に示す。パッケージや測定治具の影響と考えられる22 GHz、27 GHz付近でのディップが観測されるが、受光モジュールの特性に要求される20 GHzまでの帯域においてフラットな挿入損失特性（S21）が得られることが確認できた。




図2. 36 バンプモジュール評価用IPFキャリア
Fig. 2.36 IPF carrier for bump module.




図2. 37 バンプモジュール
Fig. 2.37 Bump module.




図 2. 3 8 バンプモジュールの帯域特性
Fig. 2.38 Frequency response of bump module.

2. 7. 4 熱的特性

はんだバンプ実装では、デバイスで発生した熱はチップ裏面からヒートシンクを経て放熱する経路とバンプ接続部を経てチップや基板に放熱する経路がある。ここではチップ裏面にヒートシンクがない場合、すなわち、バンプ接続部からのみ放熱される場合について、解析的に放熱特性の見積りを行った [32]。

ここでは、第5章でも述べるが、超高速ICに適用した約40 μm 径の微小はんだバンプの放熱特性について検討した。図2. 39にバンプ接続部の熱伝導経路のモデルを示す。




図 2. 3 9 熱伝導の経路
Fig. 2.39 Thermal simulation model of microsoldier bump.

このように、 $40\text{ }\mu\text{m}$ 径のはんだバンプは、 $36\text{ }\mu\text{m}$ 径の下地電極上に $30\text{ }\mu\text{m}$ 高さの円柱形状で近似することとした。また、熱は片方の下地電極からはんだバンプを経て他方の下地電極に流れるとした。このように仮定すると、はんだバンプの熱抵抗 R は以下のように表わすことができる。

$$R = \frac{g}{\lambda \pi r^2} \cdots (2.6)$$

ここで、 g ははんだバンプの高さ ($=30\text{ }\mu\text{m}$)、 r は下地電極の半径 ($=18\text{ }\mu\text{m}$)、 λ ははんだの熱伝導率である。はんだの熱伝導率 λ としては60%Sn-Pbの値を用いることとし、ここでは $\lambda=50\text{ [W/(m}\cdot\text{K)]}$ とした。このようにしてはんだバンプ接続部の熱抵抗 R を計算すると、 $589\text{ }^{\circ}\text{C/W}$ となる。この結果に基づいて、消費電力をパラメータとして、バンプ数とバンプ接続部における温度差の関係を図2.40に示す。従来のはんだバンプ接続を用いたマルチチップモジュール(MCM)では、バンプ接続部の温度差は約 $10\text{ }^{\circ}\text{C}$ に設計されており、これを参考にすると、 $40\text{ }\mu\text{m}$ の微小はんだバンプでは、消費電力が 0.5 W では約30個以上、 1 W では約60個以上、 2 W では約120個以上のバンプで接続することにより実現できることがわかる。




図2.40 バンプ接続部における温度差
Fig. 2.40 Temperature difference at microsoldier bump interconnection.

2. 8 結言

21世紀のマルチメディア社会の実現に向けた超高速光通信システムや光インタコネクションシステムの開発が活発化している。本論文では、超高速光伝送システムの実現をめざし、第3章や第4章で述べる高速・広帯域受信モジュールの研究を進めてきた。本受光モジュールは、受光素子とプリアンプ間の配線接続部におけるインダクタンスや容量などの寄生成分を取り除くことができる微小はんだバンプ技術を用いている点が特徴であり、これにより、DCから約20GHzの広帯域な周波数特性を実現している。また、最近では、はんだバンプを用いた並列光インタコネクションモジュールの研究も盛んになってきており、このような光インタコネクションモジュールにおいては、電気・光配線基板上に光デバイスや電気デバイスをハイブリッド実装するため、1 μm 以下の高精度な位置合わせが要求される。このように、はんだバンプの特徴である高速性能を活かすとともに、高精度な位置合わせが可能なマイクロコネクション技術の開発が必須となってきた。

このため、本章では、直径20～40 μm の微小はんだバンプを用いたマイクロコネクション技術について、その基本的特性となる位置合わせ精度、せん断強度、周波数帯域特性の検討結果についてまとめた。具体的には、従来のバンプ技術との比較、はんだバンプ材料、微小はんだバンプの形成法、テストサンプルの構成、接続実験、位置合わせ精度、せん断強度、周波数帯域特性、熱的特性などにつき、実験および解析結果について述べた。以下に結果を要約する。

(1) 従来のスタッドバンプ、Auのマイクロバンプとはんだバンプを比較し、はんだバンプを選定するとともに、メタルマスクやパンチング、はんだボールを用いた形成法と比較し、厚膜のフォトレジストのリフトオフ技術を用いてはんだバンプを形成する方法を採用した。

(2) 本論文では、In-Pb系、Sn-Pb系のはんだ材料を選定した。

(3) 厚膜フォトレジストをイメージリバーサ処理する条件を明らかにし、リフトオフに適したオーバハング形状の微細なバンプ用パターンの形成を可能とし、直径約10～50 μm の微小なはんだバンプを実現した。

(4) 主尺、副尺のパターンをチップと基板に形成し、これを用いてバンプ実装しチップの位置ずれを0.1 μm の精度で測定することを可能とするとともに、26 μm 径の微小

はんだバンプでバンプ接続した試料につき、バンプ数を増やすことにより、平均で $0.2\ \mu\text{m}$ 以下（最大値で $0.5\ \mu\text{m}$ 以下）の高精度なアライメントが実現できることを明らかにした。

（５）直径 $26\ \mu\text{m}$ のIn-Pb系微小はんだバンプのせん断強度を評価し、Pbの含有率の増加にともないせん断強度も増加し、50% In-Pbでは1バンプ当たり約1 gfの強度であり、1000回の温度サイクル試験後においても劣化が見られないことを確認した。

（６）バンプ接続した $50\ \Omega$ の特性インピーダンスを有するコプレーナ線路の周波数帯域特性を測定し、装置の測定限界であるDC-60 GHzまでの帯域において挿入損失は3 dB以下、反射損失は10 dB以上と良好な特性を有していることを確認した。また、空間回路網をベースとした三次元電磁界解析により、DC-90 GHzまでの帯域において挿入損失は3 dB以下、反射損失は10 dB以上確保できることを明らかにした。

（７）超高速ICの実装に適用した $40\ \mu\text{m}$ 径の微小はんだバンプの熱抵抗を解析的に評価し、1バンプ当たりの熱抵抗は約 $600\ ^\circ\text{C}/\text{W}$ であり、バンプ数を所定の数以上に設定することによりバンプ接続部の温度差は約 $10\ ^\circ\text{C}$ 以下に設計することができ、実装が可能であることを明らかにした。

このように、本微小はんだバンプを用いたマイクロコネクション技術は、将来の超高速光伝送システムのみならず、電気・光デバイスや光導波路、光ファイバを搭載した電気・光ボードからなる光インタコネクションモジュールの実装技術としても非常に有効な技術であることを明らかにした。

第2章 参考文献

- [1] N. Takachio, K. Iwashita, S. Hata, K. Onodera, K. Katsura, and H. Kikuchi, "A 10 Gb/s optical heterodyne detection experiment using a 23 GHz bandwidth balanced receiver," IEEE Transactions on Microwave Theory and Techniques, vol. 38, no. 12, December 1990.
- [2] K. Katsura, T. Hayashi, F. Ohira, S. Hata, and K. Iwashita, "A novel flip-chip interconnection technique using solder bumps for high-speed photoreceivers," J. Lightwave Technol., vol. 8, no. 9, pp. 1323-1327, 1990.
- [3] 林、桂、大平、恒次、"微細はんだバンプ・マイクロインタコネクションによる高速受光モジュール実装"、電子通信学会技報、CPM90-43、pp. 25-30、1990年8月
- [4] 恒次、桂、石塚、林、秦、高知尾、"微小はんだバンプを用いた高速受光モジュールの実装技術"、電子情報通信学会技報、CPM91-44、pp. 17-22、1991年8月
- [5] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology for high-speed photoreceivers using micro-solder bumps," IEEE CHMT Society, Proceedings of 41st Electronic Components and Technology Conference(ECTC), Atlanta, May 11-16, pp. 479-482, 1991.
- [6] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A high-speed photoreceiver using micro-solder bumps," Proceedings of the 7th International Microelectronics Conference(IMC), pp. 606-610, Yokohama, June 3-5, 1992.
- [7] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology using micro-solder bumps for high-speed photoreceivers," IEEE Trans. Comp. Hybrids, Manuf. Technol., vol. 15, no. 4, pp. 578-582. August 1992.
- [8] 細矢、恒次、乗松、高知尾、井上、秦、"PLCを用いた90°ハイブリッド・バランス型受信モジュールの構成技術"、1994年電子情報通信学会春季全国大会、No. B-1033
- [9] 乗松、高知尾、井上、細矢、恒次、秦、"PLCを用いた90°ハイブリッド・バランス型光受信モジュール"、1994年電子情報通信学会春季全国大会、No. B-1032
- [10] 細矢、恒次、乗松、高知尾、井上、秦、"PLCを用いた90°ハイブリッド・バランス型光受信モジュールの構成技術"、電子情報通信学会技報、OCS95-65、pp. 49-54、1995年9月
- [11] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A new packaging technique for an optical 90°-hybrid balanced receiver using planar lightwave circuits," IEEE CPMT Society, Proceedings of 45th Electronic Components and Technology Conference(ECTC), Las Vegas, May 21-24, pp. 1099-1103, 1995.
- [12] S. Norimatsu, N. Takachio, Y. Inoue, M. Hosoya, H. Tsunetsugu, and S. Hata, "An optical 90°-hybrid balanced receiver module using a planar lightwave circuit," IEEE Photon. Technol. Lett., vol. 6, no. 6, pp. 737-740, June, 1994.
- [13] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A packaging technique for an optical 90°-hybrid balanced receiver using a planar lightwave circuit," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part B, vol. 19, no. 3, pp. 569-574. August 1996.

- [1 4] S. Kimura, Y. Imai, Y. Umeda, and T. Enoki, "0-90 GHz InAlAs/InGaAs/InP HEMT distributed baseband amplifier IC," *Electron. Lett.*, vol. 31, no. 17, pp. 1403-1431, 1995.
- [1 5] K. Kato, S. Hata, K. Kawano, J. Yoshida, and A. Kozen, "A high-efficiency 50 GHz InGaAs multimode waveguide photodetector," *IEEE J. Quantum Electron.*, vol. 28, no. 12, pp. 2728-2735, 1992.
- [1 6] K. P. Jackson, E. B. Flint, M. F. Cina, D. Lacey, and J. M. Trehwella, "A compact multichannel transceiver module using planar-processed optical waveguides and flip-chip optoelectronic components," in *Proc. 42nd Electronic Components and Technology Conf.*, 1992, pp. 93-97.
- [1 7] C. A. Armiento, A. J. Negri, M. J. Tabasky, R. A. Boudreau, M. A. Rothman, T. W. Fitzgerald, and P. O. Haugsjaa, "Four-channel, long-wavelength transmitter arrays incorporating passive laser/singlemode-fiber alignment on silicon waferboard," in *Proc. 42nd Electronic Components and Technology Conf.*, 1992, pp. 108-114.
- [1 8] H. Takahara, S. Koike, S. Yamaguchi, and H. Tominuro, "Optical waveguide interconnection for opto-electronic multichip modules," in *Proc. SPIE Vol. 1849 Optoelectronic Interconnects(1993)*, pp. 70-78, January 1993.
- [1 9] Cathryn E. Goodman and Michael P. Metroka, "A Novel Multichip Module Assembly Approach using Gold Ball Flip-Chip Bonding," *IEEE Trans. Comp. Hybrids and Manuf. Technol.*, vol. 15, no. 4, pp. 457-464. August 1992.
- [2 0] 塚田、"ビルドアップ配線板へのダイレクトフリップチップ実装技術"、S H M会誌、Vol. 13, No.1、p p . 1 2 - 1 8、1997年。
- [2 1] Kenzo Hatada, Hiroaki Fujimoto, Takao Ochi, and Yoichiro Ishida, "LED Array Modules by New Technology Microbump Bonding Method," *IEEE Trans. Comp. Hybrid and Manuf. Technol.*, vol. 13, no. 3, pp. 521-527. September 1990.
- [2 2] L. S. Goldmann and P. A. Totta, "Area Array Solder Interconnections for VLSI," *Solid State Technology*, pp. 91-97. June 1983.
- [2 3] Yoshimasa Kato, Yoshihito Ueoka, Eiichi Kono, and Eiji Hagimoto, "Solder Bump Forming using Micro Punching Technology," *IEEE CPMT Society 1995 Japan IEMT Symposium Proceedings*, pp. 117-120, Omiya, December 4-6, 1995.
- [2 4] 原田、吉原、鏡、永井、池田、芝、河崎、"10Gb/s シリコンバイポーラマルチプレクサ、デマルチプレクサ、プリスケーラ"、電子情報通信学会技報、I C D 9 3 - 6 4、p p . 6 9 - 7 2、1993年7月
- [2 5] 竹本正、佐藤了平、共著、"高信頼度マイクロソルダリング技術"、p p . 2 3 - 5 6、工業調査会
- [2 6] 大澤直、"電子材料のはんだ付け技術"、p p . 8 3 - 1 2 2、工業調査会
- [2 7] Max. Hansen, "Constitution of Binary Alloys," *Mc. GRAW-HILL BOOK COMPANY*, pp. 232-234, 1106-1109.
- [2 8] 岡村好真、山本仁、佐藤銀次郎、山本真司、"イメージリバースフォトレジストのプロファイルコントロールとドライエッチング特性"、真空、第29巻、第12号、p p . 5 8 5 - 5 9 0、1986。
- [2 9] 新宅、松井、"リフトオフ法によるはんだバンプの形成"、1982年電子通信学会通信部門全

[30] Peter M. Hall, "Solder Post Attachment of Ceramic Chip Carriers to Ceramic Film Integrated Circuits," IEEE Trans. Comp. Hybrid and Manuf. Technol., vol. CHMT-4, no. 4, pp. 403-410. December 1981.

[31] N. Kukutsu and R. Konno, "Super Absorption Boundary Condition for Guided Waves in the 3-D TLM Simulation," IEEE Microwave and Guided Wave Letters, vol. 5, no. 9, pp. 299-301, September 1995.

[32] Rao R. Tummala, Eugene J. Rymaszewski 著、香山、監訳、マイクロエレクトロニクスパッケージングハンドブック、第4章、日経BP社.

第3章 光波通信用高速受光モジュールへの応用

- 3. 1 緒言
- 3. 2 モジュール構造および特徴
- 3. 3 モジュール設計
 - 3. 3. 1 受光部
 - 3. 3. 2 光接続部
- 3. 4 モジュール組み立て
 - 3. 4. 1 バンプの形成および接続
 - 3. 4. 2 フィルムキャリアの形成および接続
 - 3. 4. 3 光ファイバの接続
- 3. 5 受光モジュールの特性
- 3. 6 結言

第3章 参考文献

3. 1 緒言

光は無線通信で用いられる電波と同じ電磁波であるが、電波が周波数 100 GHz 以下であるのと比較し、光は周波数 $200\sim 300\text{ THz}$ と約3桁も高い周波数帯であり、波としての特徴も異なったものとなっている。電波は、半導体や誘電体の電流変化で発生するものであり、電波の振動は電子の動きに同調したものとなっている。これに対して、一般的に光は、原子や分子によって放射された多数の周波数からなる波の和である。しかしながら、高度に安定化されたレーザでは正弦波として持続する波が、ある時間ではあるが存在する。このように正弦波として持続する、時間的にも空間的にも位相がそろっている波をコヒーレント光と言い、位相がランダムに変化するインコヒーレント光と区別されている。光波通信はこのようなコヒーレント光を用いて、光の位相や周波数といった波の性質を制御し積極的に利用する通信であり、光多重数といった点で光伝送システムの性能を飛躍的に向上させることが可能である。

光波通信には大別して光ホモダイン検波を用いた伝送方式と光ヘテロダイン検波を用いた伝送方式があるが、光波の利用形式によって要求条件が異なり、光ホモダイン検波では光の位相／周波数雑音抑圧度に対する要求は極めて高いのに対して、中間周波数帯（ IF 帯：Intermediate-Frequency-Band）で包絡線検波する光ヘテロダイン検波ではこれらの要求はそれほど厳しくはない。しかしながら、従来のLDの直接変調—光直接検波を用いた伝送方式と比較した場合、これら光ホモダイン検波や光ヘテロダイン検波を用いた伝送方式では、受信感度の向上や受信回路 IF 帯における伝送波形ひずみの補償といった利点を有するものの、送信器や受信器の構成が複雑になるため、送信器や受信器の高性能化が必須となる[1]。特に本章で検討を進めようとしている光ヘテロダイン検波のフロントエンド回路は光ローカル発振器、受光素子、負荷抵抗、低雑音増幅器で構成され、光ヘテロダイン検波の IF 帯回路の帯域は伝送速度の2倍以上必要であり、光直接検波や光ホモダイン検波と比較して約2倍の広帯域特性を有する受信モジュールが必要になる。このためには、広帯域な特性を有する受光素子や増幅素子の開発だけでなく、これら高速素子を接続する配線部の浮遊容量や寄生インダクタンスを低減できる実装技術が必須となる。

このような観点から、近年、高速光通信システムの実現をねらいとし、広帯域な受光素子と高速なプリアンプICをパッケージに組み込んだ構成の受光モジュールが検討されている[2]、[3]。このような従来の受光モジュールでは、図3.1に示すように、受光素子やプリアンプおよびパッケージ間をボンディングワイヤで接続しているため、 10 G

b/s 以上で動作する高速なモジュールでは配線接続部における浮遊容量や寄生インダクタンスが無視できず、受光モジュールの周波数帯域が制限されていた。このため、浮遊容量や寄生インダクタンスを極力低減できる新たな受光モジュールの実装技術が望まれていた。




図 3. 1 従来の受光モジュール構成

Fig. 3.1 Schematic view of a photoreceiver with conventional bonding wire.

近年、受光素子とプリアンプの端子接続部における浮遊容量や寄生インダクタンスを低減するため、素子の電極端子に微小な Au バンプを用いたフリップチップ接続法が検討されている [4]。しかしながら、このような Au バンプを用いた端子接続では、Au バンプのサイズが数十 μm と小さいため、素子間の位置合わせを非常に注意深く行う必要があり、さらに、接続時に素子電極を高温に加熱し機械的に加圧するため受光素子の特性への悪影響が懸念される。

本章では、図 3. 2 に示すように、PIN-PD とプリアンプとの電極間には微小はんだバンプを用いた端子接続技術、プリアンプとパッケージ端子間には $50\ \Omega$ の特性インピーダンスに整合した接続が可能な IPF (Impedance-matched-Film) キャリア技術 [5]、また、高効率な光接続が可能な先球加工ファイバを用いた光接続技術等、モジュールを構成する上で基本となる作製技術について述べる。あわせて、受光素子実装時の周波数帯域特性の評価、IPF キャリアに適用したコプレーナ線路の設計、先球加工ファイバを用い

た光結合系の設計等、モジュール化に必要な設計、評価技術、これらの技術を用いて試作した受光モジュールの周波数帯域特性等について述べる。




図 3. 2 本受光モジュールの基本構成

Fig. 3.2 Schematic view of a photoreceiver with microsolder bumps and an IPF carrier.

3. 2 モジュール構造および特徴

ここで検討を進めた受光モジュールの構成を図 3. 3 に示す。本受光モジュールは、主に受光素子パッケージと光ファイバユニットの二つの部分から構成されている。受光素子パッケージは、受光素子の裏面から光入射させるタイプの InGaAs-PIN 受光素子が GaAs-MESFET プリアンプ上に bumps 接続され、IPF キャリアでプリアンプとセラミックパッケージの端子間を接続する構成である。なお、本受光モジュールでは、局発光の雑音抑制のためにバランス受信構成としており、受光素子は二つの受光部を持つツイン PIN-PD を適用している。また、光ファイバユニットは、V 溝形成基板に搭載された 2 本の先球加工ファイバ、ファイバパッケージ等から構成されている。

主な特徴を以下に示す。

(1) 微小はんだ bumps 接続：受光素子とプリアンプ間の浮遊容量や寄生インダクタンスを低減するため、微小なはんだ bumps を用いて端子間接続を行う構成とした。はんだバン




図 3. 3 本受光モジュールの詳細構成
Fig. 3.3 Detailed structure of a photoreceiver.

プのボンディングプロセスにおいて、受光素子に加わる機械的・熱的なストレスを低減するため、低融点のInはんだを用いた。

(2) I P F キャリア：プリアンプとセラミックパッケージの電極端子間においてインピーダンス整合した配線接続を行うため、ポリイミドのフィルム上に $50\ \Omega$ の特性インピーダンスに整合したコプレーナ構造の配線からなるI P F キャリアにより端子間接続を行う構成とした。

(3) 先球加工ファイバ：受光素子とファイバの光接続には、レンズ効果を付与した先球加工ファイバを用いて光結合効率を高める構造とした。

3. 3 モジュール設計

受光モジュールは、組み立て性を考慮して、受光素子パッケージと光ファイバユニットの二つの構成要素に分割した。

3. 3. 1 受光部

高速な信号伝送を実現するためには、配線接続部における浮遊容量や寄生インダクタンスおよび不整合インピーダンスを低減することが必須である。

微小はんだバンプにより、数十 μm で素子間の接続を行うことができるため、接続部における浮遊容量や寄生インダクタンスをほぼ除去することが可能であり、飛躍的な周波数帯域の改善が期待できる。さらに、この帯域を改善するためには、受光素子の接合容量を低減することが重要な課題である。このため、ここでは受光素子の接合部の電極の直上に微小はんだバンプを形成し、受光素子とプリアンプの電極間を接続する構造について検討を進めた。

受光素子の周波数応答に影響を与える帯域制限要因は、P I N接合部の容量や内部抵抗、シリーズ抵抗、外部抵抗等で決まるC R時定数要因、接合部で発生したキャリアの走行時間要因の二つの要因がある。広帯域特性を実現するためには、P I N接合部の吸収層厚を薄くしキャリアの走行時間を短くする必要がある。しかしながら、このことは接合容量を増大することにもなる。このため、ある受光径に対して、これらの帯域制限要因を満たす最適な吸収層厚を設計することが重要になる。C R時定数で決まる周波数帯域 $1/(\omega)$

$I(0)$ は C_j を PIN の接合容量、 R_{eq} を素子のシリーズ抵抗 R_s 、素子内部抵抗 R_i 、負荷抵抗 R_l を総合した等価負荷抵抗とすると、

$$\frac{I(\omega)}{I(0)} = \frac{1}{\sqrt{1 + (\omega C_j R_{eq})^2}} \quad \dots (3.1)$$

となる [6]。

また、キャリア走行時間要因で決まる帯域制限は、 α を光の吸収係数、 W を吸収層厚、 τ_n を電子走行時間、 τ_p をホール走行時間、 V_n を電子の速度、 V_p をホールの速度とすると、

$$\frac{I(\omega)}{I(0)} = \frac{1}{1 - \exp(-\alpha W)} \left[\frac{\exp(j\omega\tau_p - \alpha W) - 1}{j\omega\tau_p - \alpha W} - \exp(-\alpha W) \frac{\exp(j\omega\tau_p) - 1}{j\omega\tau_p} + \frac{\exp(j\omega\tau_n) - 1}{j\omega\tau_n} + \exp(-\alpha W) \frac{1 - \exp(\alpha W + j\omega\tau_n)}{\alpha W + j\omega\tau_n} \right] \quad \dots (3.2)$$

で与えられる [7]。

また、周波数帯域は

$$\frac{I(\omega)}{I(0)} = \frac{1}{\sqrt{2}} \quad \dots (3.3)$$

より求めることができる。CR の時定数で決まる周波数帯域 (-3 dB) を f_c 、キャリア走行時間で決まる周波数帯域を f_t とすると、全体での周波数帯域 f_0 は

$$f_0 = \frac{f_c f_t}{\sqrt{f_c^2 + f_t^2}} \quad \dots (3.4)$$


で与えられる [8]。図 3.4 に解析モデルを示すが、いま、吸収層が InGaAs で受光波長が $1.55 \mu\text{m}$ とし、光の吸収係数 (α)、電子の速度 (V_n)、ホールの速度 (V_p) は、文献 [9] から、以下のような値を採用した。

$$\alpha = 0.68 \mu\text{m}^{-1}$$

$$V_n = 6.5 \times 10^6 \text{ cm/s}$$

$$V_p = 4.8 \times 10^6 \text{ cm/s}$$

図のような等価回路モデルから、受光径をパラメータとして周波数帯域と吸収層厚との関係を求めた結果を図中に示す。このようにして、受光径をパラメータとして、受光素子の周波数帯域と吸収層との関係について解析した結果を図 3.5 に示す。ここで、目標とし



Absorption length $\alpha = 0.68 \mu\text{m}^{-1}$
 Electron velocity $v_n = 6.5 \times 10^6 \text{ cm/s}$
 Hole velocity $v_p = 4.8 \times 10^6 \text{ cm/s}$

図 3. 4 受光素子の解析モデル

Fig. 3.4 Model for frequency response of photodiode.




図 3. 5 受光素子の周波数帯域と吸収層と受光径の関係

Fig. 3.5 Dependence of 3-dB bandwidth on absorbing layer thickness.

ている10Gb/sの信号伝送を行うには、一般に20～30GHzの帯域が要求されることから、吸収層厚を1μm、受光径は20μmとすることとし、これに伴いはんだバンブ径は26μmを選定した。

さらに、プリアンプの電極とセラミックパッケージの端子との接続には、IPFキャリアを用いた構成について検討した。IPFキャリアはポリイミドのフィルム上にインピーダンス整合したコプレーナ構造の銅配線を形成したものである。配線導体は、フォトリソグラフィ技術によりレジストパターンを形成した後、電解めっきで形成しているため、IPFキャリアの特性インピーダンスは精度良く制御可能である。

いま、導体の厚さを無限小と仮定して、フィルムの厚さをH、信号線幅をW、信号線とグラウンド層との間隔をG、フィルムの誘電率を ϵ_r とすると、等角写像法を用いた準静電界解析により、実効誘電率 ϵ_{eff} 、特性インピーダンス Z_0 は次式で与えられる[10]、[11]。

$$\epsilon_{eff} = 1 + \frac{\epsilon_r - 1}{2} \cdot \frac{K(k_2)}{K'(k_2)} \cdot \frac{K'(k_1)}{K(k_1)} \quad \dots (3.5)$$

$$Z_0 = \frac{30\pi}{\sqrt{\epsilon_{eff}}} \cdot \frac{K'(k_1)}{K(k_1)} \quad \dots (3.6)$$

ここで、

$$k_1 = \frac{W}{W + 2G} \quad \dots (3.7)$$

$$k_2 = \frac{\sinh(\pi W/4H)}{\sinh[\pi(W + 2G)/4H]} \quad \dots (3.8)$$

Kは第1種完全楕円積分である[12]。このようにしてコプレーナ線路の特性インピーダンス Z_0 を求めることができるが、実際のフィルムキャリア構造では導体層の厚さが22μmと厚く、電磁界がギャップの部分に集中するため、 ϵ_{eff} 、 Z_0 ともに低下する。

ここでは、これらの検討結果をもとに線形回路解析シミュレータであるHP社のSeries I Vを用いて検討した[13]。いま、フィルムの厚さをHとして50μmのものを用いることとし、このHと信号線とグラウンド層との間隔Gが等しいとしてコプレーナ構造と特性インピーダンスの関係について求めた。この結果を図3.6に示す。この結果をもとに、IPFキャリアについては、50Ωの特性インピーダンスに整合させた構造として、幅(W)90μm、線間(G)50μmを選定することとした。




図 3. 6 コプレーナの構造と特性インピーダンスの関係

Fig. 3.6 Dependence of characteristic impedance on coplanar waveguide structure.

3. 3. 2 光接続部

本モジュールは、受光素子とプリアンプの表面電極を直接はんだバンプで接続搭載する構成のため、受光素子の裏面から光信号を入射する必要がある。この場合、受光素子との光結合にカットファイバを用いると、ファイバ端からの光の広がりのため十分な光結合を得ることができない。そこで、先球ファイバを用いた光結合系について検討した。




図 3. 7 先球ファイバを用いた光結合のモデル

Fig. 3.7 Model of optical interconnection with hemispherical-lensed fiber.

先球ファイバを用いた裏面入射タイプの光結合系を図 3. 7 に示す。このモデルから、先球ファイバの出射光のスポットサイズを求める。このモデルにおける光線マトリクスは、移行マトリクスと屈折マトリクス [14] による積で、以下のように表わすことができる。

$$\begin{bmatrix} 1 & \frac{t}{n_3} \\ 0 & 1 \end{bmatrix} \begin{bmatrix} 1 & \frac{s}{n_0} \\ 0 & 1 \end{bmatrix} \begin{bmatrix} 1 & 0 \\ \frac{n_0-n_1}{R} & 1 \end{bmatrix} \begin{bmatrix} 1 & 0 \\ 0 & 1 \end{bmatrix} \\ = \begin{bmatrix} 1 + \frac{n_0-n_1}{n_0} \cdot \frac{s}{R} + \frac{n_0-n_1}{n_3} \cdot \frac{t}{R} & \frac{s}{n_0} + \frac{t}{n_3} \\ \frac{n_0-n_1}{R} & 1 \end{bmatrix} \quad \dots (3.9)$$

ここで、 s は先球ファイバ先端と I n P 基板間の距離、 t は I n P 基板の厚さ、 R は先球ファイバの先端部の曲率半径、 n_0 は空気の屈折率、 n_1 は光ファイバクラッドの屈折率、 n_2 は光ファイバコアの屈折率、 n_3 は I n p 基板の屈折率である。なお、先球面による収差は考慮しておらず、コア端と先球ファイバ端の距離は無いものと仮定した。

ここで、光線マトリクス

$$\begin{bmatrix} A & B \\ C & D \end{bmatrix} \quad \dots (3.10)$$

で表わされる光学系で、媒質 1 から媒質 2 に通過するガウシアンビームの変換則 [15] は、入射および出射するガウシアンビームの複素ビームパラメータをそれぞれ q_1 、 q_2 とすると、

$$\frac{q_2}{n_2} = \frac{A \cdot \frac{q_1}{n_1} + B}{C \cdot \frac{q_1}{n_1} + D} \quad \dots (3.11)$$

で表わされる。ただし、 n_1 は媒質 1 の屈折率、 n_2 は媒質 2 の屈折率である。

一方、一般に複素ビームパラメータは

$$\frac{1}{q_i} = \frac{1}{R_i} - i \cdot \frac{\lambda_i}{\pi \omega_i^2} \quad \dots (3.12)$$

と表わされる。ただし、 R_i 、 λ_i 、 ω_i は、それぞれ媒質 i 中のガウシアンビームの波面の曲率半径、波長、スポットサイズ（半値）である。

q_1 を最初のビーム出射点での複素ビームパラメータとすると、 $R=\infty$ となり、純虚数となるから、

$$q_1 = i \frac{\pi \omega_1^2}{\lambda_1} \quad \dots (3.13)$$

となる。ここで、 ω_1 は最初のビーム出射点でのスポットサイズ（半値）である。

$$\frac{1}{q_2} = \frac{\frac{1}{n_2} \left\{ BD + \frac{AC}{n_1^2} \left(\frac{\pi \omega_1^2}{\lambda_1} \right)^2 \right\} - i \frac{AD-BC}{n_1 n_2} \cdot \left(\frac{\pi \omega_1^2}{\lambda_1} \right)}{\frac{A^2}{n_1^2} \left(\frac{\pi \omega_1^2}{\lambda_1} \right)^2 + B^2} \quad \dots (3.14)$$

ここで、 $AD-BC=1$ 、および、(3.12)と(3.14)式の虚数項を比較すると、

$$\frac{\lambda_2}{\pi \omega_2^2} = \frac{\frac{1}{n_1 n_2} \cdot \left(\frac{\pi \omega_1^2}{\lambda_1} \right)}{\frac{A^2}{n_1^2} \left(\frac{\pi \omega_1^2}{\lambda_1} \right)^2 + B^2} \quad \dots (3.15)$$

ここで

$$\lambda_1 = \frac{\lambda_0}{n_1}, \quad \lambda_2 = \frac{\lambda_0}{n_2}$$

であり、 λ_0 は真空中での光の波長であり、(3.15)式より、媒質2でのガウシアンビームのスポットサイズ（半値）は、

$$\omega_2^2 = \omega_1^2 \left\{ A^2 + \left(\frac{\lambda_0}{\pi \omega_1^2} \right)^2 \cdot B^2 \right\} \quad \dots (3.16)$$

(3.9)式より

$$A = 1 + \frac{n_0 - n_1}{n_0} \cdot \frac{s}{R} + \frac{n_0 - n_1}{n_3} \cdot \frac{t}{R}$$

$$B = \frac{s}{n_0} + \frac{t}{n_3}$$

を代入して、I n P基板（厚さ t ）を通過後のスポットサイズ ω_2 （半値）は、以下のようになる。

$$\omega_2^2 = \omega_1^2 \left\{ \left(1 + \frac{n_0 - n_1}{n_0} \cdot \frac{s}{R} + \frac{n_0 - n_1}{n_3} \cdot \frac{t}{R} \right)^2 + \left(\frac{\lambda_0}{\pi \omega_1^2} \right)^2 \left(\frac{s}{n_0} + \frac{t}{n_3} \right)^2 \right\} \quad \dots (3.17)$$

いま、ファイバ端を I n P 基板の裏面に接触させたとき、すなわち、 $s = 0$ とすると、 ω_2 は

$$\omega_2^2 = \omega_1^2 \left\{ \left(1 + \frac{n_0 - n_1}{n_3} \cdot \frac{t}{R} \right)^2 + \left(\frac{\lambda_0}{\pi \omega_1^2} \right)^2 \left(\frac{t}{n_3} \right)^2 \right\} \quad \dots (3.18)$$

となり、 ω_2 の最小値は (3.18) 式を微分して

$$t = - \frac{n_3 R (n_0 - n_1)}{(n_0 - n_1)^2 + R^2 \left(\frac{\lambda_0}{\pi \omega_1^2} \right)^2} \quad \dots (3.19)$$

ここで、

$$R = \frac{\pi \omega_1^2}{\lambda_0} (n_0 - n_1) \quad \dots (3.20)$$

のとき、 t が最大値をとる。(3.18)、(3.19)、(3.20) 式に波長 $\lambda_0 = 1.55 \mu\text{m}$ 、空気の屈折率 $n_0 = 1$ 、ファイバクラッドの屈折率 $n_1 = 1.443$ [16]、I n P 基板の屈折率 $n_3 = 3.167$ [17]、出射端 $1/e^2$ スポットサイズ $2\omega_1 = 11.0 \mu\text{m}$ [18] を代入して、 ω_2 の最小値における R 、 ω_2 を求めると、

$$R = 27.2 \mu\text{m}$$

$$t = 97.1 \mu\text{m}$$

$$\omega_2 = 3.89 \mu\text{m}$$

となる。

このことから、先球ファイバの曲率半径 $R = 27.2 \mu\text{m}$ を選定することによって、I n P 基板内での光伝搬を考えるとファイバ出射端と I n P 基板内での焦点の距離、すなわち受光面までの距離 $97.1 \mu\text{m}$ で、このときのスポットサイズ ($2\omega_2$) は、 $7.78 \mu\text{m}$ となることが明らかになった。いま、受光径は 3.3.1 節より、 $20 \mu\text{m}$ と設定したので、十分な光結合が得られることになる。

また、ここで I n P 基板の裏面入射系を調べるため、実際の近視野像 (NFP) により測定を行い、解析値と比較した。測定は、ファイバ端と I n P 基板表面との距離を変えた

ときの InP 表面上のスポットを観察し、スポットの画像にガンマ補正を行って $1/e^2$ のスポットサイズを測定した。使用したファイバは、へき開カットファイバ ($R=\infty$) と $R=27.2\mu\text{m}$ に近いものとして、 $R=30\mu\text{m}$ のシングルモードファイバ (コア径: $10\mu\text{m}$ 、クラッド径: $125\mu\text{m}$) を用いた。なお、先球光ファイバとしては、ファイバの先端部を研磨加工により球形状を形成する方法と、ファイバの先端部を放電加工等により溶融させる溶融加工とがあるが、本研究では、寸法精度や加工の再現性、曲率半径の選択範囲が大きい等の特徴をもっている、研磨加工による先球ファイバを用いた。

図 3. 8 に厚さ $150\mu\text{m}$ の InP 基板がある場合と無い場合におけるスポットサイズ (半値) とファイバ端面からの距離について測定した結果をプロットした。また、図中に




図 3. 8 スポットサイズ (半値) とファイバ端からの距離の関係
Fig. 3.8 Dependence of spot size on distance from fiber end.

は、(3. 17) 式から得られた解析結果も併せて図示した。ファイバ端面からの距離が零から始まる解析結果および実測結果は空気中でのスポットサイズを示している。また、ファイバ端面からの距離が $150\mu\text{m}$ から始まる結果は、受光素子の厚さに相当する $150\mu\text{m}$ の InP 基板をファイバ端面から離れた場合の InP 基板の表面 (ファイバ端と逆側の面) でのスポットサイズを示している。この結果、空気中においても、InP 基板を介した場合においても、光線マトリクス法により解析した結果と実測値がよく一致してい

ることがわかる。特に、本研究で採用している受光素子（I n P 基板）の裏面入射の構成において、 $R=30\text{ }\mu\text{m}$ の場合、約 $50\text{ }\mu\text{m}$ 以上の光軸方向のトレランスが得られることがわかり、組み立て時においてファイバのアライメントが容易なことが明らかになった。

また、裏面入射された光が受光部に達する構成で光ファイバの結合効率を求め、トレランスを調べた。いま、I n P 基板厚を $t=150\text{ }\mu\text{m}$ 、受光径を $20\text{ }\mu\text{m}$ とする。ファイバ端から一様媒質中に広がるガウシアンビームの結合部でのエネルギーは、 ω_1 をファイバ端での $1/e^2$ のスポットサイズ半値、 ω_2 を光結合部での $1/e^2$ のスポットサイズ半値、 l を光軸ずれ、 x および y をファイバ光軸に直交する面での座標とすると、

$$|ReE|^2 = \frac{\omega_1^2}{\omega_2^2} \exp\left[-\frac{2\{(x-l)^2 + y^2\}}{\omega_2^2}\right] \dots (3.21)$$

となる。結合効率 η は、半径 r の受光領域で受光されるエネルギーと全エネルギーの比であるから、

$$\eta = \frac{\int_{-\sqrt{r^2-x^2}}^{\sqrt{r^2-x^2}} \int_{-r}^r |ReE|^2 dx dy}{\int_{-\infty}^{\infty} \int_{-\infty}^{\infty} \exp\left\{-\frac{2(x^2 + y^2)}{\omega_1^2}\right\} dx dy} \dots (3.21)$$

となる。この式と、(3.17) 式から、光軸ずれと結合効率の関係を求めたのが図3.9である。ファイバ端から受光面までの距離を $150\text{ }\mu\text{m}$ 一定とし、ファイバ端面を光軸と直角にしたへき開カットファイバと先球加工ファイバ（端面曲率半径 $R=30\text{ }\mu\text{m}$ ）を用いた時のファイバの軸ずれと受光素子の受光面での結合効率の解析結果を示している。カットファイバでは軸ずれに関して結合効率が急激に減少するのに対して、先球加工ファイバの場合、 $\pm 5\text{ }\mu\text{m}$ 以下の軸ずれであれば、結合効率は 99% とほぼ完全な光結合が得られることが明らかになった。このため、本モジュールでは端面曲率半径 $R=30\text{ }\mu\text{m}$ の先球加工ファイバを用いることとした。




図 3. 9 ファイバの軸ずれと光結合効率の関係

Fig. 3.9 Coupling efficiency between fiber and junction area versus lateral displacement.

3. 4 モジュール組み立て

概略的なモジュールの製造・組み立て工程を図 3. 10 に示す。主な工程は、受光素子上への微小はんだバンプの作製およびプリアンプの電極上へのバンプ接続工程、I P F キャリアの作製およびリード端子の接続工程、先端球ファイバのアライメント、パッケージへの実装等の光ファイバユニットの組み立て工程からなっている。以下に、各工程について述べる。

3. 4 ・ 1 バンプの形成および接続

微小はんだバンプの形成とボンディング工程を以下に示す。

- (1) 受光素子およびプリアンプに、はんだバンプ用の下地金属を形成する。
- (2) 受光素子表面に厚膜フォトリソを塗布し、露光現像を行った後、蒸着法によりはんだ層を形成する。




図 3. 10 モジュールの製造・組み立て工程
Fig. 3.10 Fabrication and assembly process.

(3) フォトレジストをリフトオフし微小バンプを形成する。

(4) 受光素子のバンプをプリアンプの電極上に位置合わせした後、はんだ層をリフローし、ボンディングが完了する。

図 3. 11 に、 $26\ \mu\text{m}$ 径の微小はんだバンプ、図 3. 12 に GaAs MESFET プリアンプ上に InGaAs 受光素子を搭載した例を示す。受光部直上に形成したバンプの下地電極径は $20\ \mu\text{m}$ であり、バンプ形状は均一で、位置合わせ精度よくボンディングできることが確認できた。

3. 4. 2 フィルムキャリアの形成および接続

図 3. 13 に IPF キャリアの構造を示す。IPF キャリアは、受光素子が搭載される部分およびリードが形成される領域には、ボンディング用の開口部が形成されており、

フィルム上にはR Fの出力信号用のC P W線路と受光素子へのバイアス電源用の端子が形成された構成である。




図 3. 1 1 26 μm径の微小はんだバンプ
Fig. 3.11 26-μm diameter microsoldier bumps.




図 3. 1 2 プリアンプ上にバンプ接続されたP I N－P D
Fig. 3.12 Photodiode bonded by microsoldier bumps.




図 3. 13 IPF キャリアの構造
Fig. 3.13 Structure of IPF carrier.

IPF キャリアの形成工程を図 3. 14 および以下に示す [5]。

(1) ベースになるポリイミドフィルムは厚さ $50\ \mu\text{m}$ で、片面には Cu 膜を $5\ \mu\text{m}$ 形成したものを用いた (a)。

(2) Cu 膜面上に感光性で厚膜のフォトレジスト (AZ 4903) を形成し、露光現像のフォト工程を経てパターン形成し、電解めっき法により Cu (約 $14.5\ \mu\text{m}$ 厚) Ni ($0.5\ \mu\text{m}$ 厚) および Au ($2\ \mu\text{m}$) をめっきで形成する (b)。

(3) 配線パターンの形成面に厚膜フォトレジスト (AZ 4903) を塗布、プリベークし、露光、現像処理の後、電解めっき法により Au を $10\sim 15\ \mu\text{m}$ 厚形成し、インナリード、アウトリード先端に熱圧着用の Au バンプを形成する (c)。

(4) ポリイミドフィルム上に形成したインナリードおよびアウトリードを露出させるためケミカルエッチングによりポリイミド開口部を形成する (d)。具体的には、配線パターンの形成面全面にエッチング液 (PIQ エッチャント) に対する耐性を有するレジスト膜 (OMR 83-450) を塗布、プリベーク、全面露光の工程で形成する。この後、エッチングする面、すなわち、配線パターンの裏面のポリイミド膜側にレジスト膜 (OMR 83-450) を塗布、プリベーク、パターン露光を行い、レジストパターンが完了する。この後に、PIQ エッチャントを用いてポリイミドのエッチングを行い、リード部および受光素子のボンディング用の開口部を形成する (d)。

(5) 最後に、配線パターン以外の領域である導波路ギャップ部分等の Cu 膜 ($5\ \mu\text{m}$) をケミカルエッチング法により除去し、IPF キャリアが完成する。なお、配線のトータルの膜厚はめっき膜厚と合わせて $22\ \mu\text{m}$ となる (e)。

図 3. 1 5 に、インナリードの先端に形成されたAuバンプを示す。バンプの大きさは約 $40\mu\text{m}$ である。




図 3. 1 4 I P F キャリアの形成工程
Fig. 3.14 Fabrication process of IPF carrier.




図 3. 1 5 インナリードの先端に形成されたAuバンプ
Fig. 3.15 Close-up of IPF carrier inner lead.

I P F キャリアを用いた受光素子パッケージの組み立て工程を以下に示す。

(1) I P F キャリアのインナリードを熱超音波ボンディングでプリアンプの電極に接続

する。

(2) プリアンプを伴った I P F キャリアをセラミックパッケージのキャビティに搭載する。

(3) アウタリードを熱超音波ボンディングによりセラミックパッケージの端子に接続する。

図 3. 1 6 は組み立てられた受光パッケージを示す。




図 3. 1 6 受光パッケージの外観

Fig. 3.16 Photograph of the fabricated photodiode package.

3. 4. 3 光ファイバの接続

光ファイバユニットの組み立て工程を以下に示す。

(1) セラミックパッケージの上に、位置合わせ用の開口部を有したリッドを装着する。

(2) 先球加工ファイバを V 溝基板に位置合わせし、接着固定する。

(3) 先球加工ファイバを装着した V 溝基板を、ファイバからの出射光が受光素子の受光面と効率よく光結合する位置に精度よく位置合わせした後、接着固定する。

(4) 最後に、ファイバパッケージを装着する。

図 3. 1 7 は、以上のはんだバンプ技術、I P F キャリア技術、先球加工ファイバ技術を用いて組み立てた受光モジュール (7 mm X 1 0 mm X 1 5 mm) の外観を示したものである。




図 3. 1 7 受光モジュールの外観
Fig. 3.17 Photograph of photoreceiver.

3. 5 受光モジュールの特性

微小はんだバンプ技術や先端加工ファイバを用いた光接続技術等を適用した本受光モジュールの周波数帯域特性の評価系を図 3. 1 8 に示す。受光モジュールは、バランス受信を行うため、二つの受光面を有したツイン InGaAs PIN 受光素子と広帯域 GaAs MESFET プリアンプを組み合わせた、裏面受光型の構成である。受光モジュールの周波数帯域を測定するため、 $1.55\ \mu\text{m}$ 帯の発振波長のわずかに異なる二つの光信号（信号光と局発光）を受光素子の裏面に入射し、プリアンプの出力をスペクトラムアナライザで検出した。このバランス受信回路は局発光と信号光を 3 dB 結合器で合波分配し、その分配光を 2 つの受光素子にそれぞれ結合させる構成であり、2 つの受光素子の出力を等しい利得と遅延時間で合成すると局発光の AM 雑音はキャンセルされ、IF 信号のみ効率よく取り出すことができるという特徴がある。

図 3. 1 9 は受光モジュールの周波数応答の測定結果を示しており、周波数帯域（ $-3\ \text{dB}$ ）は $20\ \text{GHz}$ 以上で、 $\text{DC} - 20\ \text{GHz}$ の帯域においてリップル等も少なく、広帯域な特性を有していることが確認できた。

また、光 CPFSK（Continuous-Phase-Frequency-Shift-Keying）ヘテロダイン検波の実験は、 $1.55\ \mu\text{m}$ の DFB-LD を光源とした $10\ \text{Gb/s}$ で $2^7 - 1$ の NRZ 信号

を用いて行った。光変調信号と局発光が受光モジュールに入射され、受光モジュールからの出力信号は遅延検波回路で復調される。復調されたアイパターンも10Gb/sの光ヘテロダイン信号に対して十分開いていることが確認された。このことから、本受光モジュールの実装技術は、将来の高速・広帯域な受光モジュールを実現する上で極めて有効な技術であることが実証できた。




図 3. 1 8 周波数帯域特性の評価系

Fig. 3.18 Set up for frequency response of photoreceiver.




図 3. 1 9 受光モジュールの周波数帯域特性

Fig. 3.19 Frequency response of a photoreceiver.

3. 6 結言

将来のマルチメディア社会の実現を見据えて、光通信技術の開発が活発化している。光波通信には大別して光ホモダイン検波を用いた伝送方式と光ヘテロダイン検波を用いた伝送方式があるが、受信感度の向上や受信回路 I F 帯における伝送波形ひずみの補償といった利点を有するものの、送信器や受信器の構成が複雑になるため、送信器や受信器の高性能化が必須となる。特に本章で検討を進めた光ヘテロダイン検波のフロントエンド回路は光ローカル発振器、受光素子、負荷抵抗、低雑音増幅器で構成され、光ヘテロダイン検波の I F 帯回路の帯域は伝送速度の 2 倍以上必要であり、光直接検波や光ホモダイン検波と比較して約 2 倍の広帯域特性を有する受光モジュールが必要であった。このため、広帯域な特性を有する受光素子や増幅素子の性能を十分に引き出すことが可能な実装技術の開発を進めてきた。

得られた結果を以下にまとめた。

(1) 配線部の浮遊容量や寄生インダクタンスを低減でき、広帯域な周波数特性を実現できる微小はんだバンプを用いてツイン P I N-P D とプリアンプとの端子接続を行うモジュール構成とした。

(2) 受光素子の帯域特性としては 20 ~ 30 GHz が要求されているため、これに適合する素子構造を解析し、受光径を 20 μm とした。また、これにともない、受光部の直上に形成する微小はんだバンプの直径は 26 μm とした。

(3) プリアンプとパッケージ端子間の接続には 50 Ω の特性インピーダンスに整合した接続が可能な I P F キャリアを用いた。また、この構造解析を行い信号線幅は 90 μm 、信号線とグランド間のギャップは 50 μm とした。

(4) 本モジュールは P I N-P D の裏面から光を入射する構造であり、高効率な光接続が可能な先球加工ファイバを用いて P I N-P D 基板を通過した光が受光面に光結合するように設計した。直径 30 μm の曲率半径を有した先球加工ファイバを用いることにより、 $\pm 5 \mu\text{m}$ の軸ずれに対して 99 % 以上の光結合効率が得られることを明らかにした。

(5) 受光モジュールを試作し、周波数帯域 (-3 dB) は 20 GHz 以上で、かつ、DC - 20 GHz の帯域においてリップル等も少なく、広帯域な特性を有していることを確認した。また、試作したモジュールによる光 C P F S K ヘテロダイン検波の実験では、1.55 μm の D F B-L D を光源とした、10 Gb/s で 2^7-1 の N R Z 信号に対してア

イパターンが十分開いていることを確認した。

以上の結果から、本受光モジュールの実装技術は、将来の高速・広帯域な受光モジュールを実現する上で極めて有効な技術であることが確認できた。

第3章 参考文献

- [1] 島田、監修、"コヒーレント光通信"、電子情報通信学会。
- [2] 桂、恒次、森田、竹本、石戸、"PIN-PD/プリアンプ一体形高速受光モジュール"、1991年電子通信学会春季全国大会、No. C-257
- [3] 早田、永野、竹内、斉藤、洲崎、藤田、本城、鹿田、"HBTプリアンプICを用いた高速受信モジュール"、1991年電子通信学会秋季全国大会、No. B-661
- [4] R. S. Sussman et al., "Ultra-low-capacitance flip-chip-bonded GaInAs PIN photodetector for long-wavelength high-data-rate fiber-optic systems," Electron. Lett., vol. 21, no. 14, pp. 593-595, 1985.
- [5] H. Tomimuro, F. Ishitsuka, N. Sato, and M. Muraguchi, "A new packaging technology for GaAs MMIC modules," in IEEE GaAs Symp. Tech. Dig., pp. 307-310, Nov. 1989.
- [6] 米津宏雄、"光通信素子"、pp. 311-430、工学図書。
- [7] J. E. Bowers, C. A. Burras, and R. J. McCoy, "InGaAs PIN photodetectors with modulation response to millimeter wavelengths," Electron. Lett., vol. 21, no. 18, pp. 812-814, 1985.
- [8] J. Schlafer, C. B. Su, W. Powazinik, and R. B. Lauer, "20 GHz Bandwidth InGaAs Photodetector for Long-Wavelength Microwave Optical Links," Electron. Lett., vol. 21, no. 11, pp. 469-471, 1985.
- [9] J. E. Bowers and C. A. Burras, "Ultrawide-Band Long-Wavelength p-i-n photodetectors," J. Lightwave Technol., LT-5, no. 10, pp. 1339-1350, 1987.
- [10] 豊田一彦、"コプレーナ導波路(CPW)を用いた回路設計"、MWE'96 Microwave Workshop Digest、pp. 461-470、1996。
- [11] C. P. Wen, "Coplanar Waveguide: A Surface Strip Transmission Line Suitable for Nonreciprocal Gyromagnetic Device Applications," IEEE Trans. Microwave Theory and Techniques, vol. MTT-17, no. 12, pp. 1087-1090, Dec., 1969.
- [12] E. Jahnke and F. Emde, "Tables of Functions with Formulae and Curves," 4th ed, New York: Dover, 1945.
- [13] HP社、"Series IV HP-EEs of Microwave & RF Circuit Design-Circuit Element Catalog"、February 1994。
- [14] 飯塚啓吾、"現代光工学の基礎"、pp. 81-101、オーム社。
- [15] AMNON YARIV著、多田邦雄、神谷武志、共訳、"光エレクトロニクスの基礎"、丸善。
- [16] J. W. Fleming and D. L. Wood, "Refractive Index Dispersion and Related Properties in Fluorine Doped Silica," Applied Optics, vol. 22, no. 19, pp. 3102-3104, Oct., 1983.
- [17] Edward. D. Palik, "Handbook of Optical Constants of Solids," Academic Press inc. , pp. 503-516.
- [18] K. Petermann, "Constraints for Fundamental-Mode Spotsizes for Broadband Dispersion Compensated Single Mode Fibers," Electron Lett., vol. 15, pp. 712-714, 1983.

第4章 光波通信用広帯域P L C受光モジュール への応用

- 4. 1 緒言
- 4. 2 モジュール構造および特徴
- 4. 3 モジュール設計
 - 4. 3. 1 光導波回路
 - 4. 3. 2 光接続部
 - 4. 3. 3 電気接続部
- 4. 4 モジュール組み立て
 - 4. 4. 1 P L Cユニット
 - 4. 4. 2 レンズユニット
 - 4. 4. 3 受光素子ユニット
 - 4. 4. 4 ユニットの搭載
- 4. 5 受光モジュールの特性
- 4. 6 結言

第4章 参考文献

4. 1 緒言

光のコヒーレント性を利用した光波通信は、光の位相や周波数といった波の性質を制御し積極的に利用する通信であり、光多重数の観点で光伝送システムの性能を飛躍的に向上させることが期待されている。第3章でも述べたように、光波通信には大別して光ホモダイン検波を用いた伝送方式と光ヘテロダイン検波を用いた伝送方式があるが、光波の利用形式によって要求条件が異なり、光ホモダイン検波では光の位相／周波数雑音抑圧度に対する要求が極めて高いのに対して、中間周波数帯（I F 帯）で包絡線検波する光ヘテロダイン検波ではこれらの要求はそれほど厳しくはない。しかしながら、従来のLDの直接変調—光直接検波を用いた伝送方式と比較した場合、これら光ホモダイン検波や光ヘテロダイン検波を用いた伝送方式では、受信感度の向上や受信回路I F 帯における伝送波形ひずみの補償といった利点を有するものの、送信器や受信器の構成が複雑になるため、送信器や受信器の高性能化が必須となる[1]。

本章で検討を進めようとしている位相シフトキーイング（P S K : Phase-Shift-Keying）変調方式の光ホモダイン検波では、ベースバンド信号が直接得られるため、受光モジュールは光ヘテロダイン検波ほどの広帯域特性を必要としない。また、バランスドミキサ形の検波回路とすることで、局発光の強度雑音が抑制されるとともに、直流補償が不要となる等の利点がある[2]、[3]。

しかしながら、電気回路に対する負担は少なくなるものの、光の位相同期が必要であるため光回路への要求は逆に厳しくなる。具体的には、P S K ホモダイン検波では光位相同期回路（光P L L : Optical-Phase-Locked-Loop）が必要となる。この光P L L を構成するには、90°ハイブリッドによる合波光の分配が必要であり、さらに、バランスドミキサ形の検波回路では信号光と局発光を合波、分配するカプラから二つの受光素子までのそれぞれの光路長差を約1 mm以下に制限することが要求される。しかし、従来のファイバ系のカプラ等の光部品を用いた構成では光路長差を1 mm以下に制限することは困難であった[4]—[8]。

そこで、カプラと偏波ビームスプリッタ（P B S : Polarization-Beam-Splitter）を形成した光路長差の少ない石英系の平面光導波回路（P L C : Planar-Lightwave-Circuit）[9]—[11]を適用することとし、10 G b / s 以上の高速性能を有するバランスドミキサ形のP S K ホモダイン検波受光モジュールの試作検討を行った。本章では、P L C を用いたモジュール構成、G R I N（Graded-Index）ロッドレンズを用いた光結合系、微小は

んだバンプ技術 [12] – [14] と I P F キャリア [15] – [17] を用いた受光モジュール構成、モジュールの組み立て工程、モジュールの特性等について述べる。

4. 2 モジュール構造および特徴

試作した受光モジュールのブロック構成を図4. 1に示す。信号光と局発光はP L C内のカプラで合波分配され、さらに二つのP B SによってT EモードとT Mモードの光に偏波分離されて、P L C端面のA、B、C、Dの四つのポートから出射される。逆位相同士の出射光A－BおよびC－Dは、それぞれロッドレンズを介してツインタイプの受光素子（P I N－P D）でバランス受信され、プリアンプI CからC H 1およびC H 2にベースバンド信号として出力される。




図4. 1 受光モジュールのブロック構成
Fig. 4.1 Schematic configuration of receiver module.

試作した受光モジュールの基本構成を図4. 2に示す。光結合部は、光軸アライメントを簡略化するため、光出射方向（Z軸方向）については無調整とし、各ユニットの壁面同士を突き当てて固定する構造としている。本モジュールの特徴を以下に示す。

- (1) 石英系P L C：チューナブルカプラと二つのP B S から構成されており、A～Dまでの四つのポート全ての光出力差と光路長差を極小にする。
- (2) G R I N ロッドレンズ：比較的長焦点のレンズを使用することによって、光出射方




図 4. 2 受光モジュールの基本構成
Fig. 4.2 Basic construction of receiver module.

向（Z 軸方向）のトレランスを大きくし、PLC と PIN-PD 間の光軸アライメントを容易にする。

（３）微小はんだバンプ技術：プリアンプ IC 上に PIN-PD をバンプ接続する形態とし、端子間の接続距離を短縮し、寄生インダクタンス成分を削減する。

（４）IPF キャリア接続：ポリイミドフィルム上に特性インピーダンスが $50\ \Omega$ のコプレーナ導波路を形成した端子間接続子により、プリアンプ IC とパッケージの端子間のインピーダンス整合接続を行う。

4. 3 モジュール設計

受光モジュールを構成する上での基本技術である PLC ユニット、光接続部、電気接続部の設計について述べる。

4. 3. 1 光導波回路

ホモダイン検波では光位相同期回路（光PLL）を必要とし、コスタス形の光PLLを構成するには、 90° ハイブリッドによる合波光の分配が必要となる。また、バランスドミキサ形の検波回路では、信号光と局発光を合波、分配するカップラから二つの受光素子までのそれぞれの遅延時間差（光路長差）が大きいと、同相除去比を劣化させるため、通常のファイバ系のカプラでは10Gb/sを超える高速化は困難となる。このため、カプラと偏波ビームスプリッタ（PBS）により 90° ハイブリッドを構成した光路長差の制御が容易な石英系の平面光導波回路（PLC）を適用した[18]。

図4. 3にPLCの構成を示す。カプラは1:1の分岐が完全になされるように微調整が可能な構成とするため、マッハツェンダ干渉計のアームに薄膜ヒータを設けて、供給電力により光結合率を制御する方式とした。PBSは、方向性結合器にアモルファスSi応力付与膜を設けて複屈折率を制御して偏波分離する構成である。




図4. 3 PLCの構成
Fig. 4.3 Basic construction of PLC.

P L C の光導波路の構造は、コアが $8 \mu\text{m}$ でクラッド厚は $50 \mu\text{m}$ とし、C H 1 の P L C の出射端 A－B 間および C H 2 の P L C の出射端 C－D 間のピッチはそれぞれ $250 \mu\text{m}$ 、チャンネル間ピッチは 15 mm とした。出射端ピッチ $250 \mu\text{m}$ は、ツイン構成としている P I N－P D の受光部のピッチに合わせ、また、チャンネル間ピッチ 15 mm は、それぞれ各受光ユニットの位置合わせが容易となるよう、実装スペースを考慮して選定した。

4. 3. 2 光接続部

P L C 端面からの四つの出射光は、二つのレンズで A－B、C－D をそれぞれ一括し、二つのツイン P I N－P D の焦点に光結合させる構成とした。使用レンズには、光軸アライメントや組み立てを容易にするため、焦点距離の長い G R I N ロッドレンズを用いた。

図 4. 4 に G R I N ロッドレンズを用いた光結合系を示す。屈折率 n_1 の媒質中にある軸上屈折率 n_0 、集束パラメータ A_0 、長さ L の G R I N ロッドレンズについて光線マトリクスを求めると、




図 4. 4 G R I N ロッドレンズを用いた光結合系
Fig. 4.4 Optical interconnection using GRIN rod lens.

$$\begin{aligned}
 \begin{bmatrix} A & B \\ C & D \end{bmatrix} &= \begin{bmatrix} 1 & 0 \\ 0 & \frac{n_0}{n_1} \end{bmatrix} \begin{bmatrix} \cos(\sqrt{A_0} \cdot 2L) & \frac{1}{\sqrt{A_0}} \sin(\sqrt{A_0} \cdot 2L) \\ -\sqrt{A_0} \sin(\sqrt{A_0} \cdot 2L) & \cos(\sqrt{A_0} \cdot 2L) \end{bmatrix} \begin{bmatrix} 1 & 0 \\ 0 & \frac{n_1}{n_0} \end{bmatrix} \\
 &= \begin{bmatrix} \cos(\sqrt{A_0} \cdot 2L) & \frac{n_1}{n_0 \sqrt{A_0}} \sin(\sqrt{A_0} \cdot 2L) \\ -\frac{n_0 \sqrt{A_0}}{n_1} \sin(\sqrt{A_0} \cdot 2L) & \cos(\sqrt{A_0} \cdot 2L) \end{bmatrix} \dots (4. 1)
 \end{aligned}$$

となる [19]、[20]。光線マトリクス of A、B、C、D と対応させると、

$$A = \cos(\sqrt{A_0} \cdot 2L)$$

$$B = \frac{n_1}{n_0 \sqrt{A_0}} \sin(\sqrt{A_0} \cdot 2L)$$

$$C = -\frac{n_0 \sqrt{A_0}}{n_1} \sin(\sqrt{A_0} \cdot 2L)$$

$$D = \cos(\sqrt{A_0} \cdot 2L)$$

となるので、レンズの入射側および出射側端面から焦点までの距離 s は、

$$s = \frac{n_1}{n_0 \sqrt{A_0} \cdot \tan(\sqrt{A_0} \cdot 2L)} \quad \dots (4.2)$$

で与えられる。いま、文献 [20] より、

$$n_0 = 1.590$$

$$\sqrt{A_0} = 0.326 [\text{mm}^{-1}]$$

$$n_1 = 1 \text{ (空気)}$$

とすると、レンズ端面からレンズの焦点までの距離 $s = 500 \mu\text{m}$ 、レンズの像倍率を 1 としレンズ設計を行うと、レンズの全長 $2L$ は 8.1 mm となる。

この結果、各部品等の寸法精度、組み立て性を考慮して、直径 1.8 mm 、全長 $2L = 8.1 \text{ mm}$ の GRIN ロッドレンズを用いることとした。本モジュールにおける光結合部の詳細を図 4.5 に示す。

本光結合系の Z 軸トレランスは、スポットサイズ (半値) を ω 、PIN-PD の受光面半径を $\omega(z)$ 、波長を λ とすると、次式の関係から求められる [20]。

$$\omega(z) = \omega \sqrt{1 + \left(\frac{\lambda z}{\pi \omega^2} \right)^2} \quad \dots (4.3)$$

ここで、波長 $\lambda = 1.55 \mu\text{m}$ 、また、4.4.2 節で述べるが、 $\omega = 3.5 \mu\text{m}$ とすると、 $\omega(z)$ は図 4.6 のように表わされる。いま、受光半径は $10 \mu\text{m}$ で設計しているので、Z を求めると $Z = \pm 67 \mu\text{m}$ となり、機械加工寸法精度、組み立て性の観点から十分可能なことがわかる。このように、GRIN ロッドレンズを用いることにより Z 軸トレランスを大きくでき、Z 軸を無調整の突き当て構造とすることができる。




図 4. 5 モジュールにおける光結合部の詳細
Fig. 4.5 Detailed structure of optical interconnection.




図 4. 6 Z 軸トレランスと受光面半径の関係
Fig. 4.6 Dependence of spot size on Z-axis tolerance.

4. 3. 3 電気接続部

高速・広帯域な信号伝送を可能とするためには、配線接続部における寄生インダクタン

ス成分の低減や特性インピーダンスの不整合を最小にすることが大きな課題となる。図4.2に示したように、ツインPIN-PDとプリアンプICの間を微小はんだバンプで接続することにより、接続部のインダクタンス成分を除去することができる。このような特徴と合わせて、微小はんだバンプは、受光素子の受光表面の電極の直上に受光面とほぼ等しい形状のバンプ径で形成されているため、受光素子の接合部の寄生成分を低減することが可能である。このように微小はんだバンプを用いて端子接続することは、高速・広帯域特性を実現するための非常に有効な手段となる。ここでは、10Gb/s以上の光伝送を実現することを目標とし、PIN-PDの受光径を20 μ m、吸収層の厚みを1 μ mとした。デュアルPIN-PDはメサ構造で、接合部のピッチが250 μ mとなるように設計した。またPIN-PDの受光径20 μ mに整合するように、微小はんだバンプの径は26 μ mに設定した。

プリアンプとセラミックパッケージの電極端子間の接続にはIPFキャリアを用いた。IPFキャリアは、ポリイミドフィルム上にインピーダンス整合したコプレーナ構造の導波路を設けたものである。導波路は信号線路の両側がグランド層で挟まれた構造になった1層からなる配線構造である。特性インピーダンスを50 Ω にするため、信号線路の配線幅は90 μ m、信号層とグランド層との間隔は50 μ mとした。

外部からの振動、衝撃等の機械的なダメージによる光結合の劣化を抑えるため、二つのセラミックパッケージからの高周波信号の出力は、それぞれフレキシブルな同軸ケーブルを用いて出力側のコネクタ端子と接続する構造とした。

4. 4 モジュール組み立て

モジュールの組み立て工程のフローチャートを図4.7に示す。また、各部品の組み立て手順構成を図4.8に示す。

まず、レンズホルダに搭載されたGRINロッドレンズからなるレンズユニットをPLCの金属枠に取り付ける。次に、デュアルPIN-PDの電気出力をモニタリングしながら、各受光ユニットを個別にレンズユニットに取り付ける。最後に、二つの受光ユニットとレンズユニットを接続したPLCユニットをモジュールケースに搭載し、コネクタパネルを取り付ける。




図 4. 7 モジュールの組み立て工程のフローチャート
Fig. 4.7 Fabrication and assembly process.




図 4. 8 各部品の組み立て手順構成
Fig. 4.8 Assembly of receiver module.

4. 4. 1 P L Cユニット

本モジュールではZ軸方向すなわち光軸方向は無調整の突き当て構成としている。このため、P L C端部に突き当て基準面となる金属フレームを取り付けたP L Cユニット構造とした。

P L Cユニットの組み立て手順は、最初に、P L Cの出力端にエポキシ系接着剤によって、レンズユニットの突き当て固定用の金属フレームを取り付け、次に、金属フレームとともにP L Cの端面研磨を行う。その後、入射用の光ファイバを取り付け、最後に薄膜ヒータへのD C供給ケーブルを接続する。

試作したP L Cの挿入損失は、ファイバの結合損も含めて1. 1～1. 5 d B、A～Dのポート間のクロストークは-2 0 d B以下である。

4. 4. 2 レンズユニット

レンズユニットの組み立て手順を図4. 9に示す。レンズホルダには1 5 m mの間隔を有するV溝が形成されている。レンズ端面とP L Cの金属フレームとの間隔を0. 5 m mに保つように各V溝にG R I Nロッドレンズを挿入する。その上にレンズカバーを装着し、紫外線硬化タイプの接着剤によってレンズおよびレンズカバーを接着固定する。組み立てられたレンズユニットを図4. 1 0に示す。




図4. 9 レンズユニットの組み立て手順

Fig. 4.9 Assembly of lens unit.




図4. 10 レンズユニット
Fig. 4.10 Fabricated lens unit.




図4. 11 レンズ出射側焦点部での光強度分布
Fig. 4.11 Optical power distribution at the focus.

PLCユニットとレンズユニットのアライメントは、レンズを通過したPLCユニットからの出射光を、ビジコンカメラにより観測しながら、レンズユニットをX軸およびY軸方向に位置調整し、その後、PLCユニットの金属フレームに突き当ててエポキシ系接着剤で固定した。図4. 11に、レンズ出射側焦点部での光強度分布の測定例を示す。測定した平均スポット直径 ($1/e^2$) は、X軸が $6.7\ \mu\text{m}$ 、Y軸が $7.6\ \mu\text{m}$ であり、ほぼ真円に近いスポット形状であった。この値は受光素子の受光径 $20\ \mu\text{m}$ の $1/2$ 以下であり、レンズの焦点位置では99%以上の光結合を得ることが可能である。

4. 4. 3 受光素子ユニット

受光ユニットの組み立て手順を図4. 12に示す。各受光素子ユニットは、ツインPIN-PDとプリアンプ、IPFキャリア、セラミックパッケージから構成されている。

受光素子ユニットの組み立て工程を以下に述べる。 $26\ \mu\text{m}$ 径の微小はんだバンプが形成されたツインPIN-PDをプリアンプ上にフリップチップボンディングする。次に、




図4. 12 受光ユニットの組み立て手順
Fig. 4.12 Assembly of photoreceiver.

I P F キャリアのインナリード端子をプリアンプの電極端子に接続し、I P F キャリアで支えられたプリアンプをセラミックパッケージに挿入する。さらに、I P F キャリアのアウタリードをセラミックパッケージの電極端子に接続する。

微小はんだバンプは、はんだの蒸着とリフトオフの工程を経てP I N－P Dの電極上に形成される。P I N－P Dはプリアンプ上にフェイスダウンで対向させ、はんだバンプとプリアンプの電極を位置合わせする。はんだバンプ接続はリフロ工程により行う。図4. 1 3に、P I N－P D上に均一な形状で形成された2 6 μm 径の微小はんだバンプを示す。




図4. 1 3 P I N－P D上に形成された微小はんだバンプ
Fig. 4.13 Microsolder bumps with 26- μm diameter.

I P F キャリアは、基材であるポリイミドフィルムと電解めっきで形成した銅の配線層からなっている。また、銅配線のインナーリードやアウターリードの先端部には端子接続用のA uめっきバンプを形成している。プリアンプやP I N－P Dが搭載される部分のポリイミドはフォトリソ工程によりエッチング除去し、デバイス搭載用の窓を形成してある。このようにして形成したI P F キャリアを図4. 1 4に示す。インナーリードの幅は9 0 μm で、A uめっきバンプは4 0 \times 8 0 μm とし1 0 μm 厚形成した。

I P F キャリアのインナーリードは熱超音波でP I N－P Dを搭載したプリアンプの電極上にボンディングされる。プリアンプを接続したI P F キャリアはセラミックパッケージのキャビティー部分に挿入されパッケージにダイボンディングするとともに、I P F キャリアのアウターリード端子は熱超音波でセラミックパッケージの電極端子にボンディングされる。図4. 1 5に、I P F キャリアを用いて組み立てた受光ユニットを示す。




図 4. 1 4 I P F キャリア
Fig. 4.14 Photograph of IPF carrier.




図 4. 1 5 I P F 実装された受光ユニット
Fig. 4.15 Photoreceiver fabricated using an IPF carrier.

図 4. 1 6 は、P L C ユニットの接着固定したレンズユニットと受光ユニットとの位置ずれに対する受光感度を測定した結果である。99%以上の結合効率を得られるX軸、Y軸方向のトレランスは $\pm 5 \mu\text{m}$ であることがわかる。また、Z軸については、原点に対して $\pm 70 \mu\text{m}$ 程度と設計どおりのトレランスが得られており、Z軸無調整の構造としても全く問題がないことがわかる。図 4. 1 7 はこのようにして位置合わせし組み立てられたレンズユニットと受光ユニットである。




図 4. 1 6 受光ユニットの軸ずれと光出力の関係
Fig. 4.16 Output power distribution of photoreceiver.




図 4. 1 7 レンズユニットと受光ユニット
Fig. 4.17 Close-up of fabricated lens unit and photoreceivers.

4. 4. 4 ユニットの搭載

レンズユニットと受光ユニットを接着固定したP L Cユニットをモジュールケースに収容し、コネクタパネルを取り付ける。受光ユニットのパッケージからの電気信号は外径0.68mmの細線同軸ケーブルによって引き出し、ケーブルをコネクタパネルに取り付けたKコネクタ（W I L T R O N社製）に接続する。

図4. 18に組み立てた受光モジュールを示す。受光モジュールの形状は光ファイバ部分を除いて16×9×3cmである。




図4. 18 受光モジュールの外観

Fig. 4.18 Photograph of fabricated receiver module.

4. 5 受光モジュールの特性

周波数帯域特性の評価系を図4. 19に示す。波長1.55 μ mの光ヘテロダインスイーパーを変調光源とし、プリアンプからの出力をスペクトラムアナライザを用いて測定し周波数帯域特性を評価した。受光ユニットは背面受光タイプのInGaAs ツインPIN-PPDと広帯域GaAs MESFETプリアンプを組み合わせたものである。

図4. 20にPIN-PPD、プリアンプ、受光モジュールの帯域特性を示す。14GH

z 付近に I P F キャリア上に形成したピーキング回路の効果が現われており、試作モジュールの特性はプリアンプや P I N - P D の帯域よりも拡大され、1 5 G H z のレスポンスが確認された。2 値 P S K (B P S K) ホモダイン検波実験においては、1 0 G b / s における受信感度は - 3 0 d B m であった。




図 4. 1 9 周波数帯域特性の評価系
Fig. 4.19 Set up for frequency response of receiver.




図 4. 2 0 P I N - P D 、プリアンプおよび受光モジュールの帯域特性
Fig. 4.20 Frequency response of PIN-PD, preamplifier, and receiver module.

4. 6 結言

光のコヒーレント性を利用した光波通信は、光の位相や周波数といった波の性質を制御し積極的に利用する通信であり、光多重数の観点で光伝送システムの性能を飛躍的に向上させることが可能である。

本章では、カプラと偏波ビームスプリッタ（PBS）を形成した光路長差の少ない石英系の平面光導波回路（PLC）を適用した10Gb/s以上の高速な性能を有するバランスドミキサ形のホモダイン検波受光モジュールの試作結果について述べた。以下に主な検討結果を示す。

（1）バランス受信する際の遅延時間差を小さくでき（すなわち光路長差を小さくできる）、カプラと偏波分離回路を形成することにより90°光ハイブリッドを実現できる石英系PLCを適用したモジュール構成とした。

（2）光結合系には長焦点のGRINロッドレンズを採用した。レンズユニットから出力されたスポット形状は約8μm径以下であり、この値は受光径の半分以下であることから、光軸と直角方向のトレランスが約±5μm得られることを明らかにした。また、光軸方向には約±70μmのトレランスをとることができ、アライメントの簡略化をはかれることを明らかにした。

（3）高周波性能を確保するため微小はんだバンプ技術やIPFキャリア技術を用いた。これらの技術をモジュールに適用することにより、DCー15GHzまでの広帯域な周波数帯域特性を実現するとともに、10Gb/sのBPSKホモダイン検波の実験では良好な特性結果を得ることができた。

以上の結果から、本実装技術は、超高速光波通信システム用受光モジュールの実現に非常に有効な技術であることを確認することができた。

第4章 参考文献

- [1] 島田、監修、"コヒーレント光通信"、電子情報通信学会
- [2] M. Makiuchi, H. Hamaguchi, O. Wada, and T. Mikawa, "Monolithic GaInAs quad-p-i-n photodiodes for polarization-diversity optical receivers," *IEEE Photon. Technol. Lett.*, vol. 3, no. 6, pp. 535-536, 1991.
- [3] R. J. Deri, E. C. M. Pennings, A. Scherer, A. S. Gozdz, C. Caneau, N. C. Andreadakis, V. Shah, L. Curtis, R. J. Hawkins, J. B. D. Soole, and J. I. Song, "Ultracompact monolithic integration of balanced, polarization diversity photodetectors for coherent lightwave receivers," *IEEE Photon. Technol. Lett.*, vol. 4, no. 11, pp. 1234-1240, 1992.
- [4] R. J. Deri, "Monolithic integration of optical waveguide circuitry III-V photodetectors for advanced lightwave receivers," *J. Lightwave Technol.*, vol. 11, no. 8, pp. 1296-1313, 1993.
- [5] L. G. Kazovsky, "Decision-driven phase-locked loop for optical homodyne receivers: Performance analysis and laser linewidth requirements," *J. Lightwave Technol.* vol. LT-3, no. 6, pp. 1238-1247, Dec. 1985.
- [6] S. Norimatsu, and K. Iwashita, "PLL propagation delay time influence on linewidth requirements of optical PSK homodyne detection," *J. Lightwave Technol.* vol. 9, no. 10, pp. 1367-1375, 1991.
- [7] W. R. Leeb, "Optical 90° -hybrid for Costas-type receivers," *Electron. Lett.*, vol. 26, no. 18, pp. 1431-1432, 1990.
- [8] E. C. M. Pennings, R. J. Deri, R. Bhat, T. R. Hayes, and N. C. Andreadakis, "Ultracompact, all-passive optical 90° -hybrid on InP using self-imaging," *IEEE Photon. Technol. Lett.*, vol. 5, no. 6, pp. 701-703, 1993.
- [9] M. Kawachi, "Silica waveguides on silicon and their application to integrated-optic components," *Opt. Quantum Electron.*, vol. 22, pp. 391-416, 1990.
- [10] M. Okuno, N. Takato, M. Kawachi, and A. Sugita, "Polarization beam splitter switch with controlled silica waveguide birefringence on Si substrate," in *Photonic Switching II*, Springer Series in Electronics and Photonics, vol. 29. Berlin, Germany: Springer, 1990.
- [11] M. Okuno, A. Sugita, K. Jinguji, and M. Kawachi, "Birefringence control of silica waveguide on Si and its application to a polarization-beam splitter/switch," *J. Lightwave Technol.*, vol. 12, no. 4, pp. 625-633, APRIL 1994.
- [12] K. Katsura, T. Hayashi, F. Ohira, S. Hata, and K. Iwashita, "A novel flip-chip interconnection technique using solder bumps for high-speed photoreceivers," *J. Lightwave Technol.*, vol. 8, no. 9, pp. 1323-1327, 1990.
- [13] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology for high-speed photoreceivers using microsolder bumps," *Proceedings of 41st Electronic Components and Technology Conf.(ECTC)*, Atlanta, May 11-16, pp. 479-482, 1991.

- [1 4] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology using microsoldier bumps for high-speed photoreceivers," IEEE Tran. Components, Hybrids, Manuf. Technol., vol. 15, no. 4, pp. 578-582, 1992.
- [1 5] H. Tomimuro, F. Ishitsuka, N. Sato, and M. Muraguchi, "A new packaging technology for GaAs MMIC modules," in IEEE GaAs Symp. Tech. Dig., pp. 307-310, Nov. 1989.
- [1 6] F. Ishitsuka, M. Hosoya, H. Tomimuro, N. Takachio, and K. Onodera, "0.5-23 GHz MMIC amplifier modules," in IEEE GaAs Symp. Tech. Dig., pp. 109-112, Nov. 1989.
- [1 7] H. Tomimuro, F. Ishitsuka, N. Sato, and M. Muraguchi, "A new packaging technology for GaAs MMIC modules," IEICE Trans., vol. E74, pp. 1209-1213, May 1991.
- [1 8] S. Norimatsu, "Optimum optical power splitting ratio of decision driven phase-locked loop in BPSK optical homodyne receiver," J. Lightwave Technol. vol. 13, no. 11, pp. 2183-2190, Nov. 1995.
- [1 9] K. Kawano, M. Saruwatari, and O. Mitomi, "A new confocal combination lens method for a laser diode module using a single-mode fiber," IEEE/OSA J. Lightwave Technol. LT-3, 739(1985).
- [2 0] 河野健次、" 光デバイスのための光結合系の基礎と応用"、現代光学社。

第5章 転写形微小はんだバンプを用いたマイクロ コネクション技術

- 5. 1 緒言
- 5. 2 転写形微小はんだバンプ技術の特徴
- 5. 3 基本検討
 - 5. 3. 1 試料構成
 - 5. 3. 2 転写バンプの形成および接続
- 5. 4 結果
- 5. 5 考察および治具の改良
- 5. 6 接続信頼性の評価
 - 5. 6. 1 試料構成
 - 5. 6. 2 試験方法
 - 5. 6. 3 試験結果
- 5. 7 適用領域の拡大およびモジュールへの応用
- 5. 8 結言

第5章 参考文献

5. 1 緒言

これまでに、微小はんだバンプを用いたマイクロコネクション技術により端子接続する構成の超高速、広帯域受光モジュールについて述べた [1] – [12]。微小はんだバンプを用いることによって、受光素子とプリアンプ間の配線接続部の寄生成分を除去することが可能であり、これらの受光モジュールは DC から約 20 GHz までの広帯域な周波数帯域を実現することが可能となった。このような微小はんだバンプを用いた受光モジュールでは、はんだは受光素子の受光面の直上に蒸着法により膜形成される。しかしながら、この膜形成の工程において熱履歴が加わるため、残留応力の素子特性への影響が懸念される。このため、素子の電極上に直接バンプ形成でき、高スループットなバンプ技術が期待されていた。

また、近年、超高速光伝送システムの構築に向けて、DC – 50 GHz 以上の広帯域な特性を有するプリアンプや導波路形の受光素子の開発がなされてきている [13]、[14]。このような超高速な IC や光デバイスへの、高スループットで信頼性の高い微小はんだバンプの適用がますます大きな期待を担うことになってきている。

一方、光インタコネクションモジュールの開発状況をみると、表面実装タイプの光デバイスを高精度、高スループットで信頼性の高い搭載技術が重要になってきており [15] – [17]、これらの要求にこたえられる端子接続技術の出現が期待されている。

これらのさまざまな要求に応えられる方法として、あらかじめキャリア基板にはんだ膜を形成しておき、これをデバイスの電極上に転写形成する新たなフリップチップ技術を開発した [18] – [20]。

本章では、この転写形微小はんだバンプ技術の特徴、試料構成、作製工程、転写結果や条件、接続信頼性、各種 IC や光モジュールへの応用例等について述べる。

5. 2 転写形微小はんだバンプ技術の特徴

転写形微小はんだバンプの基本プロセスを図 5. 1 に示す。本プロセスは、蒸着はんだバンプの形成、蒸着はんだバンプの転写、微小はんだバンプの接続の各工程からなっている。

(1) 蒸着はんだバンプの形成

まず最初に、厚膜フォトレジストを用いてキャリア基板にはんだバンプ用のパターンを形成し (b)、はんだ膜を蒸着する (c)。さらに、蒸着はんだバンプはフォトレジストのリフトオフ工程を経てキャリア基板上に形成される (d)。

(2) 蒸着はんだバンプの転写

下地電極を形成したチップがキャリア基板上の蒸着はんだバンプに位置合わせされ (e)、若干の加圧をしながらはんだのリフトオフを行うことにより蒸着はんだバンプをチップの電極に転写する (f)。

(3) 微小はんだバンプの接続

最後に、転写バンプを形成したチップを基板の下地電極に位置合わせし (g)、リフトオフすることにより基板上へのバンプ接続が完了する (h)。




図 5. 1 転写バンプの概略工程

Fig. 5.1 Fabrication process of transferred microsoldier bumps.

この転写バンプ技術の特徴を以下にまとめた。

1) 図 5. 2 に示したように、蒸着はんだバンプの形成工程をデバイスの形成工程から切

り離すことができるため、はんだ膜形成時の残留応力による素子へのダメージを避けることができる。




図 5. 2 転写工程のデバイス工程からの切り離し

Fig. 5.2 Transferred bump formation process is separate from the device formation.




図 5. 3 多種のキャリア基板の作製

Fig. 5.3 Various carrier substrate configurations.

2) 図5. 3に示すように、チップチップサイズ、バンプの形状、バンプのピッチ等が異なる多種のキャリア基板を一枚のSi基板上に一度に形成できるため、多くのアプリケーションに即応することができる。

3) はんだが蒸着されたキャリア基板を個別にデバイスの下地電極に位置合わせされはんだバンプが転写されるため、特性の良好なデバイスにのみ選択的かつ効率的にはんだバンプを形成することができる。

5. 3 基本検討

5. 3. 1 試料構成

テストサンプルとバンプの構成を表5. 1および図5. 4に示す。試料は2 mm□のSiチップと2 mm□のキャリア基板からなっている。Siチップ上には、フォト工程、下地金属の蒸着、リフトオフ工程を経て転写バンプ用の下地電極が形成される。下地電極は、材料がTi/Pt/Auで、トータルの膜厚は0. 3 μm 、電極径は36 μm である。キャリア基板としては、はんだとの濡れ性の悪いSiウェハを用いた。はんだバンプは、2 mm□のチップ上に、120 \times 200 μm のピッチで約40 μm 径のバンプが131個ほぼ格子状に並んだ構成である。また、はんだ材料としては融点の異なる100% In、60% Sn-Pbを用いた。

表5. 1 試料構成
Table 5.1 Construction of test samples.

Chip	Size:	2 mm square
	Material:	Si
	Base metal:	Ti/Pt/Au
		(Diameter : 36- μm Thickness : 0.3- μm)
Carrier substrate	Size:	2 mm square
	Material:	Si
Microsolder bumps	Diameter:	about 40 μm
	Pitch:	120 μm (min.)
	Number:	131
	Materials:	100% In, 60% Sn-Pb




図 5. 4 チップのパターン構成
Fig. 5.4 Arrangement of test sample.

5. 3. 2 転写バンプの形成および接続

転写バンプの詳細な形成工程を図 5. 5 に示す。まず最初に、下地電極を形成したチップをキャリア基板の蒸着はんだバンプにアライメントし (a)、軽い予備加圧で密着させる (b)。次に、密着させることにより一体化したチップとキャリア基板をチップキャリア治具に載せフラックスを充填させる (c)。さらに、ボンディングステージに載せ、軽い加圧をしながら、はんだの融点以下の温度で予備加熱する (d)。次に、はんだの融点以上の温度で蒸着はんだをリフロすることにより、チップの下地電極にはんだが転写される (e)。この転写バンプの形成条件を表 5. 2 にまとめた。予備加熱の温度は、100%In の場合約 150℃、60%Sn-Pb の場合約 170℃、また、リフロの温度はどちらのはんだにおいても約 200℃とした。最後に、有機溶剤で洗浄しフラックスを除去し転写バンプの形成が完了する (f)。




図 5. 5 転写バンプ形成工程の詳細

Fig. 5.5 Details of process to form transferred microsoldier bumps.

表 5. 2 転写条件
Table 5.2 Basic conditions.

Solder material (Melting point)	Forming conditions	
	Pre-heat	Solder reflow
100% In (156℃) 60% SnPb (183℃)	Pressure and heat treatment below the melting point of the solder (150-170℃)	Heat treatment above the melting point of the solder (about 200℃)

5. 4 結果

リフトオフの工程を経て4インチ径のSiウェハ上に形成された蒸着はんだバンプを図5. 6に示す。キャリア基板はこのSiウェハをチップ状に切断することによって得られる。図5. 7は、直径約 $80\text{ }\mu\text{m}$ 、膜厚約 $6\text{ }\mu\text{m}$ で、131個の蒸着はんだバンプを形成したキャリア基板を示す。均一な形状の蒸着はんだが形成されているのが確認できる。

また、図5. 8には、転写検討後のチップを示す。転写形成前の蒸着はんだバンプの直径は約 $80\text{ }\mu\text{m}$ であるが、転写形成された後には、約 $40\text{ }\mu\text{m}$ の直径の微小はんだバンプが形成されるよう設計している。しかしながら、チップの左上の領域においては電極がそのまま残っており、はんだがうまく転写されておらずバンプ形成できていない。また、チップの右下の領域では小さなバンプの粒が散在しており、電極上に転写されたバンプ形状は小さくなっている現象がみられた。




図5. 6 リフトオフにより蒸着はんだパターンを形成したSiウェハ
Fig. 5.6 Si wafer with deposited solder.




図 5. 7 ウェハから切り出されたキャリア基板
 Fig. 5.7 Carrier substrate with deposited solder.




図 5. 8 転写試行後のチップ
 Fig. 5.8 Transferred microsolder bumps on a chip.

5. 5 考察および治具の改良

これらの現象は密着工程や予備加熱の工程における加圧の不均一性に起因すると考えられ、左上では加圧不足のため蒸着はんだが下地電極にうまく密着していないため、また、右下では加圧が過剰となり一つのバンプにならず、散在したためと推定できる。これら不均一加圧を生じる原因を考察してみると、これまでのボンディングヘッドは図5. 9に示




図5. 9 不均一加圧の要因

Fig. 5.9 Examples of nonuniform applied pressure.




図5. 10 不均一加圧の蒸着はんだ

Fig. 5.10 Carrier substrate with ununiform contact.

すような平面形状のものであり、加圧軸の傾き（a）やチップの厚さばらつき（b）が原因ではないかと考えることができる。図5. 10に、平面形状のボンディング治具で加圧された試料を示す。蒸着はんだの表面に形成された電極形状痕が不均一な状態となっていることがわかる。このように、この方法ではチップ全面への均一な加圧には限界があると考えられる。

そこで、加圧軸の傾きやチップの厚さばらつきが存在しても、このような不均一な加圧をなくすことが重要な課題となる。そのため、ここでは、図5. 11に示すような球形状のボンディングヘッドによる加圧方法について検討した。球形状の治具で加圧した場合の電極痕形状の様子を図5. 12に示す。このような球形状のボンディングヘッドを採用することにより、加圧軸の傾きやチップ厚さのばらつきを生じていてもキャリア基板やチップ全面に均一に加圧することが可能となり、この結果、キャリア基板上的蒸着はんだバンプをチップの下地電極上に均一に密着させることができた。図5. 13にステンレスボールを用いてキャリア基板とチップを加圧した様子を示す。

このようなステンレスボールの加圧治具を用いて転写バンプの形成を行ったサンプルを図5. 14および図5. 15に示す。このように、チップ全面に約40 μm 径の微小はんだバンプが均一に形成されており、この方法は転写バンプの形成技術として非常に有効なものであることが明らかになった。




図5. 11 球形状治具を用いた加圧

Fig. 5.11 Model of uniform pressure treatment using the spherical-surface bonding head.




図 5. 1 2 球形状治具を用いて加圧された試料
Fig. 5.12 Carrier substrate with uniform contact.




図 5. 1 3 ステンレスボールで加圧した試料部
Fig. 5.13 Photograph of the bonding head with stainless-steel ball.




図 5. 1 4 ステンレスボールの加圧法で形成された転写バンプ
 Fig. 5.14 Perfect transferred microsoldier bumps using the improved bonding head.




図 5. 1 5 転写バンプの S E M 像
 Fig. 5.15 Magnified view of uniform transferred microsoldier bumps.

5. 6 接続信頼性の評価

5. 6. 1 試料構成

転写バンプを用いてバンプ接続した試料の信頼性評価について述べる。試料構成は、表 5. 3 に示すとおりである。また、試料は 2 mm□のチップが 5. 9 x 4. 9 mm の銅ポリイミド基板（銅配線とポリイミド絶縁層で構成された配線板）にバンプ接続された構成である。また、チップの基板材料は、これからの転写バンプの主な適用を考えている GaAs とし、銅ポリイミド基板は、熱伝導性に優れる AlN を用いた。チップは金配線とポリイミド絶縁層からなる 2 層配線で、下地電極は WSi/Au/Pt/Au で 36 μm 径、0. 55 μm 厚とした。また、基板は銅ポリイミドの 2 層からなり、下地電極は Ni/Au で 36 μm 径、3. 2 μm 厚である。配線幅は、チップ、基板ともに 40 μm である。はんだバンプの構成としては、2 mm□の中に約 40 μm 径で、80 個のバンプが 200 μm ピッチで配列された構成とした。信頼性評価用のはんだ材料としては、融点の高い 60% Sn-Pb を用いた。このようなチップ、バンプ、基板の構成で、チップと基板の配線が、はんだバンプを介して互い違いに直列に接続された構造である。このような配線構造としているため、試験後には、配線の始点と終点の 2 点で抵抗を測定することにより評価することができる。

表 5. 3 試料構成および評価試験

Table 5.3 Test sample structure and heat cycle condition.

Test samples	Chip	Size: 2 mm square Base material: GaAs Circuit: Copper polyimide 2 layers Base metal: WSi/Au/Pt/Au (Diameter : 36-μm Thickness : 0.55-μm)
	Substrate	Size: 5.9 mm x 4.9 mm Base material: AlN Circuit: Copper polyimide 2 layers Base metal: Ni/Au (Diameter : 36-μm Thickness : 3.2-μm)
	Bump	Diameter: about 40 μm Pitch: 200 μm Number: 80 Materials: 60% Sn-Pb
Heat cycle condition	30 min. at -55℃ ↔ 30 min. at 125℃	

転写バンプ形成後のGaAsチップの写真を図5.16に、基板にバンプ接続した後の写真を図5.17に示す。




図5.16 GaAsチップ
Fig. 5.16 GaAs chip.




図5.17 GaAsチップがバンプ接続された基板
Fig. 5.17 Substrate with flip-chip bonded GaAs chip.

5. 6. 2 試験方法

接続信頼性の評価は、表 5. 3 の最下段に示すように、J I S の「半導体集積回路の環境試験方法および耐久性試験方法（C 7 0 2 2）」に準拠し、熱サイクル試験を行った。熱サイクルの条件は、低温側が -55°C で30分、高温側が 125°C で30分とし、トータルで1サイクルが1時間になるような条件を選定した。

また、表 5. 4 に示すように、J I S の「半導体集積回路の環境試験方法および耐久性

表 5. 4 機械的環境試験
Table 5.4 Test method of mechanical stress.

Test method	Test Conditions
vibration test	Frequency:10~2000Hz Direction:x, y, z Time:48 min.
Mechanical shock test	Intensity:1500G Direction:x1, y1, y2, z1 Time:0.5msec.
constant acceleration test	Intensity:5000G Direction:x1, x2, y1, y2, z1, z2 Time:6min.

試験方法（C 7 0 2 2）」に準拠し、振動、衝撃、定加速度試験等の機械的環境試験についても実施した。機械的衝撃試験については、1500G、X1Y1Y2Z1、0.5ms、各方向3回（J I S の A-7 の条件 F）、振動試験については、10~2000Hz、XYZ 各方向4分、4回、トータル48分（J I S の A-10）、定加速度試験については、5000G、X1X2Y1Y2Z1Z2の各方向1分、トータル6分（J I S の A-9）とした。

5. 6. 3 試験結果

熱サイクルを1000サイクルまで加えた時の、せん断強度とバンプ接続を含む配線抵抗の経時変化を図 5. 18 に示す。せん断強度は1000サイクルにおいても安定してお

り、平均値は $2 \sim 3 \times 10^{-2}$ N/バンプであった。また、配線抵抗は1000サイクルまでほとんど変化せず、約 5Ω と一定であった。このように、本転写形微小はんだバンプは機械的にも電気的にも非常に安定した特性を示しており、実際のモジュールに十分適用できる技術であることが確認できた。

また、機械的環境試験については、実際のデバイスを実装する際の工程を考慮し、150℃30分の熱処理を4回加えた熱処理後の特性についても評価した。この結果、熱処理後においては、せん断強度は約 3×10^{-2} N/バンプ、配線抵抗は約 5Ω とほとんど変化がみられなかった。また、機械的環境試験後においては、せん断強度については変化ないものの、配線抵抗については、10サンプルの内1サンプルが約5倍の抵抗値増加がみられた。しかしながら、これとは別に行ったスタッドバンプの試験結果と比較すると、増加した抵抗値でもスタッドバンプの抵抗値の約半分であったことから、実際にはほとんど問題にならないと考えられる。




図5. 18 温度サイクル試験後のせん断強度、配線抵抗特性

Fig. 5.18 Dependence of shear strength, and resistance of bumps and circuits on number of heat cycles.

5. 7 適用領域の拡大およびモジュールへの応用

本転写バンプ技術を、いくつかのICや光デバイス、他のテストサンプルに適用した。

図5. 19は超高速光伝送用の増幅モジュールの写真を示した。1.5 x 3 mm□のIC




図5. 19 Cuポリイミド基板上にバンプ実装されたICチップ
Fig. 5.19 Flip-chip bonded GaAs IC on a copper-polyimide substrate.

Cは183個の転写バンプにより銅ポリイミド基板に接続され、メタルパッケージに実装されている[21]、[22]。また、図5. 20は高速光インタコネクションモジュールに適用した例であり、3 mm□のICが192個の転写バンプで平面光導波回路(PLC)上にバンプ接続された例を示したものである[23] - [27]。図5. 21は、3 mm□

の 8×8 アレイ面発光 LD に適用した例であり、AlN の基板の上に 68 個の bumps で接続されたものである [28]、[29]。また、図 5.22 は、超高速光伝送用の受信モジュールに適用した例であり、GaAs プリアンプの上に、9 個の微小はんだ bumps を介して、 0.35×0.8 mm の導波路形の PIN-PD を搭載したものである。本モジュールにより 40 Gb/s の超高速光伝送を実現することができた [30]。図 5.23 には、これまでにテストサンプルや実際の IC や光デバイスに適用したものにつき、チップサイ




図 5.20 PLC 上に bumps 実装された IC チップ
Fig. 5.20 Flip-chip bonded GaAs IC on a planar lightwave circuit.




図 5.21 AlN 基板の上に bumps 実装されたアレイ LD
Fig. 5.21 Flip-chip bonded array LD on a AlN substrate.

ズとバンプ数の関係をプロットしたものである。バンプ形状は $40\mu\text{m}$ 、 $26\mu\text{m}$ であり、はんだ材料は $100\%\text{In}$ 、 $60\%\text{Sn-Pb}$ の二種、チップサイズは 0.5mm から 4mm で8から546個のバンプ数まで適用することができた。




図 5. 22 プリアンプ上にバンプ実装された導波路形 PIN-PD
Fig. 5.22 Flip-chip bonded WG-PIN-PD on preamplifier.




図 5. 23 転写バンプの応用領域（チップサイズとバンプ数の関係）
Fig. 5.23 Transferred microsoldier bumps for various chip sizes and bump numbers.

また、これまでに述べてきた転写バンプ技術を、水平方向や高さ方向の高精度なアライメントが必要とされる光デバイスに適用するための提案を行う。水平方向については、第2章で述べたように、 $26\text{ }\mu\text{m}$ 径の微小はんだバンプを用いることにより、平均で $0.2\text{ }\mu\text{m}$ 以下の高精度なアライメントが可能であった。ここでは、転写バンプを用いた高さ方向のアライメント技術について、マルチ転写形微小はんだバンプ技術の提案を行う。このマルチ転写バンプの工程を図5.24に示す。高さ方向の制御を行うには、目的とする高さ、下地電極の形状、バンプ接続するチップの重量を考慮し、最適なはんだ膜厚を実現する必要がある。しかしながら、高さ目標の設計変更及早急に対処したり、下地電極やはんだ膜厚のばらつきを考慮すると、一度のバンプ接続工程で所望の高さにアライメントすることは非常に困難である。これに対して、所望の膜厚のはんだ膜を形成したキャリア基板を用いて複数回転写工程を繰り返し所望の高さにアライメントすることが非常に有効になると考えられる。これは、はんだ膜の厚さばらつきは膜厚に対する比率で決まると考えられ、膜厚が薄くなると膜厚変動の絶対値は小さくなると考えられる。光デバイスで要求される $1\text{ }\mu\text{m}$ 以下のアライメントでは、このような薄いはんだ膜をマルチ転写することにより高精度な位置合わせが期待できる。図5.25は、このマルチ転写バンプ技術を光インタコネクションに適用した例を示したものである。光デバイスやV溝の寸法が変化してもこのマルチ転写バンプ技術を適用することにより、光デバイスの導波路部分と光ファイバのコアとを位置合わせ精度良くアライメントすることが可能である。

このように、本転写バンプ技術は、今後さまざまなICや光デバイスが搭載されたハイブリッドモジュールの実装にきわめて有効な技術になるものと思われる。




図5.24 マルチ転写バンプの工程
Fig. 5.24 Multi-transferred bump formation process.




図 5. 25 マルチ転写バンプ技術を用いた電気・光モジュールへの応用例
Fig. 5.25 Application of multi-transferred microsoldier bumps for optical interconnection module.

5. 8 結言

これまでに、微小はんだバンプを用いたマイクロコネクション技術により DC から約 20 GHz までの広帯域な周波数帯域を有する各種受光モジュールを実現してきた。しかしながら、このような微小はんだバンプを用いた受光モジュールでは、はんだは受光素子の受光面の直上に蒸着法により膜形成していたため、この膜形成の工程における熱履歴に起因する残留応力の素子特性への影響が懸念された。また、近年の光インタコネクションモジュールでは表面実装タイプの光デバイスを高精度、高スループットで、かつ、高信頼性の搭載技術が重要になってきている。

本章では、あらかじめキャリア基板にはんだ膜を形成しておき、これをデバイスの電極上に転写形成する新たなフリップチップ技術について述べた。具体的には、転写形微小はんだバンプ技術の特徴、試料構成、作製工程、転写結果や条件、接続信頼性、各種モジュールへの応用例等について述べた。この結果を以下にまとめた。

(1) はんだ材料としては 100% In と 60% Sn-Pb を使い、転写用の治具の改良や転写条件の最適化をはかることによって、0.5 から 4 mm² のテストチップや電気・光デバイス上に 8 から 546 個の転写バンプを形成することを可能とした。また、バンプサイズとしては、26 μ m および 40 μ m の二種を可能とした。

(2) はんだ材料として 60% Sn-Pb を使い、転写バンプ技術により GaAs チップ

を銅ポリイミド基板に接続搭載した試料を作製し、接続信頼性を評価した。温度サイクル試験や機械的環境試験を行った結果、バンプ接続部の不良はみられず、安定したバンプ接続が得られていることが確認できた。

(3) これまでの面方向の高精度なアライメントに加え、転写工程を複数回繰り返すことによって高さ方向の高精度なアライメントを実現するマルチ転写形の微小はんだバンプ接続技術についても提案し、表面実装形の将来の電気・光ハイブリッドモジュールに非常に有効であることを示した。

このように、本転写バンプ技術は、将来の超高速光伝送システムのみならず、光インタコネクションモジュールを実現する上でも非常に有効な技術になってくるものと考えられる。

第5章 参考文献

- [1] N. Takachio, K. Iwashita, S. Hata, K. Onodera, K. Katsura, and H. Kikutchi, "A 10 Gb/s optical heterodyne detection experiment using a 23 GHz bandwidth balanced receiver," IEEE Trans. Microwave Theory Techn., vol. 38, no. 12, pp. 1900-1905, December 1990.
- [2] K. Katsura, T. Hayashi, F. Ohira, S. Hata, K. Iwashita, "A novel flip-chip interconnection technique using solder bumps for high-speed photoreceivers," J. Lightwave Technol., vol. 8, no. 9, pp. 1323-1327, 1990.
- [3] 林、桂、大平、恒次、"微細はんだバンプ・マイクロインタコネクションによる高速受光モジュール実装"、電子通信学会技報、CPM90-43、pp. 25-30、1990年8月
- [4] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology for high-speed photoreceivers using microsolder bumps," IEEE CHMT Society, Proceedings of 41st Electronic Components and Technology Conference(ECTC), Atlanta, May 11-16, pp. 479-482, 1991.
- [5] 恒次、桂、石塚、林、秦、高知尾、"微小はんだバンプを用いた高速受光モジュールの実装技術"、電子情報通信学会技報、CPM91-44、pp. 17-22、1991年8月
- [6] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology using microsolder bumps for high-speed photoreceivers," IEEE Trans. Comp. Hybrids, Manuf. Technol., vol. 15, no. 4, pp. 578-582, August 1992.
- [7] 細矢、恒次、乗松、高知尾、井上、秦、"PLCを用いた90°ハイブリッド・バランス型受信モジュールの構成技術"、1994年電子情報通信学会春季全国大会、No. B-1033
- [8] 乗松、高知尾、井上、細矢、恒次、秦、"PLCを用いた90°ハイブリッド・バランス型光受信モジュール"、1994年電子情報通信学会春季全国大会、No. B-1032
- [9] S. Norimatsu, N. Takachio, Y. Inoue, M. Hosoya, H. Tsunetsugu, and S. Hata, "An optical 90°-hybrid balanced receiver module using a planar lightwave circuit," IEEE Photon. Technol. Lett., vol. 6, no. 6, pp. 737-740, June, 1994.
- [10] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A new packaging technique for an optical 90°-hybrid balanced receiver using planar lightwave circuits," IEEE CPMT Society, Proceedings of 45th Electronic Components and Technology Conference(ECTC), Las Vegas, May 21-24, pp. 1099-1103, 1995.
- [11] 細矢、恒次、乗松、高知尾、井上、秦、"PLCを用いた90°ハイブリッド・バランス型光受信モジュールの構成技術"、電子情報通信学会技報、OCS95-65、pp. 49-54、1995年9月
- [12] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A packaging technique for an optical 90°-hybrid balanced receiver using a planar lightwave circuit," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part B, vol. 19, no. 3, pp. 569-574, August 1996.
- [13] S. Kimura, Y. Imai, Y. Umeda, and T. Enoki, "0-90 GHz InAlAs/InGaAs/InP HEMT distributed baseband amplifier IC," Electron. Lett., vol. 31, no. 17, pp. 1403-1431, 1995.
- [14] K. Kato, S. Hata, K. Kawano, J. Yoshida, and A. Kozen, "A high-efficiency 50 GHz InGaAs

multimode waveguide photodetector," IEEE J. Quantum Electron., vol. 28, no. 12, pp. 2728-2735, 1992.

[15] K. P. Jackson, E. B. Flint, M. F. Cina, D. Lacey, and J. M. Trehwella, "A compact multichannel transceiver module using planar-processed optical waveguides and flip-chip optoelectronic components," in Proc. 42nd Electronic Components and Technology Conf., 1992, pp. 93-97.

[16] C. A. Armiento, A. J. Negri, M. J. Tabasky, R. A. Boudreau, M. A. Rothman, T. W. Fitzgerald, and P. O. Haugsjaa, "Four-channel, long-wavelength transmitter arrays incorporating passive laser/singlemode-fiber alignment on silicon waferboard," in Proc. 42nd Electronic Components and Technology Conf., 1992, pp. 108-114.

[17] H. Takahara, S. Koike, S. Yamaguchi, and H. Tominuro, "Optical waveguide interconnection for opto-electronic multichip modules," in Proc. SPIE Vol. 1849 Optoelectronic Interconnects(1993), pp. 70-78, January 1993.

[18] 恒次、細矢、林、"転写型微小はんだバンプを用いた接続技術の検討(その1)"、1994年電子通信学会秋季全国大会、No. C-348

[19] H. Tsunetsugu, T. Hayashi, M. Hosoya, and K. Katsura, "New flip chip bonding technique using transferred microsoldier bumps," IEEE CPMT Society/SHM, 1st IEMT/IMC Symposium Proceedings, pp. 56-61, Omiya, April 16-18, 1997.

[20] H. Tsunetsugu, T. Hayashi, M. Hosoya, K. Katsura, M. Hirano, and Y. Imai, "Flip chip bonding technique using transferred microsoldier bumps," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part C, vol. 20, no. 4, October 1997.

[21] S. Yamaguchi, Y. Imai, S. Kimura, and H. Tsunetsugu, "New module structure using flip-chip technology for high-speed optical communication ICs," IEEE MTT-S, 1996 International Microwave Symposium Digest, pp. 243-246, San Francisco, June 17-21, 1996.

[22] 山口、木村、今井、恒次、"40GHz分布ベースバンドアンプモジュール"、1997年電子情報通信学会総合大会、No. C-2-14、1997年3月25日

[23] Y. Akahori, S. Mino, H. Ooyama, Y. Yamada, M. Yanagisawa, Y. Muramoto, and H. Tsunetsugu, "10 Gb/s hybrid-integrated receiver array module using planar lightwave circuit platform" Optical Fiber Communication Conference (OFC '96), San Jose, February 25-March 1, 1996.

[24] T. Ohyama, S. Mino, Y. Akahori, M. Yanagisawa, T. Hashimoto, Y. Yamada, and H. Tsunetsugu, "A 10-Gb/s hybrid integrated photoreceiver array module," IEE Electronics Letters, vol. 32, no. 9, pp. 845-846, 25th April 1996.

[25] 赤堀、美野、大山、山田、柳沢、村本、恒次、"PLCプラットフォームを使用した10Gb/sハイブリッド集積光受信サブモジュール"、1996年電子情報通信学会総合全国大会、No. C-213

[26] 美野、柴田、大山、赤堀、柳沢、橋本、山田、恒次、板屋、富樫、"PLCプラットフォームを用いた高速光電子混載ハイブリッド集積送信モジュールモジュール特性"、1997年電子情報通信学会総合大会、No. C-3-49、1997年3月26日

[27] 大山、赤堀、柳沢、橋本、山田、恒次、板屋、富樫、美野、柴田、"PLCプラットフォームを用いた高速光電子混載ハイブリッド集積送信モジュール実装技術"、1997年電子情報通信学会総合大会、No. C-3-50、1997年3月26日

[2 8] Y. Ohiso, K. Tateno, Y. Kohama, H. Tsunetsugu, and T. Kurokawa, "Flip-chip bonded 0.85- μ m vertical-cavity surface-emitting laser array using an AlGaAs substrate," Integrated Photonics Research '95, Boston, April 29- May 3, 1996.

[2 9] Y. Ohiso, K. Tateno, Y. Kohama, A. Wakatsuki, H. Tsunetsugu, and T. Kurokawa, "Flip-chip bonded 0.85- μ m bottom-emitting vertical-cavity laser array on an AlGaAs substrate," IEEE Photon. Technol. Lett., vol. 8, no. 9, pp. 1115-1117, September, 1996.

[3 0] 宮本、米山、今井、加藤、恒次、"インピーダンス整合フリップチップ実装を用いた40Gbit/s光受信モジュールの受信特性"、1997年電子情報通信学会ソサイエティ大会、No. B-10-127、1997年9月

第 6 章 結論

- 6. 1 本研究の成果
- 6. 2 本研究の展望と課題

謝辞

研究業績

6. 1 本研究の成果

本論文は、超高速光伝送用モジュール等への適用をねらいとした微小はんだバンプによるマイクロコネクション技術を応用した実装技術について述べたものである。以下に具体的成果を要約する。

マイクロコネクションの基本技術

(1) 厚膜フォトレジストをイメージリバーサ処理する条件を明らかにし、リフトオフに適したオーバハング形状の微細なバンプ用パターンの形成を可能とし、直径約10～50 μm の微小なはんだバンプを実現した。

(2) 主尺、副尺のパターンをチップと基板に形成し、これを用いてバンプ実装したチップの位置ずれを0.1 μm の精度で測定できる新たな方法を提案した。また、26 μm 径の微小はんだバンプで接続した試料を用いて位置合わせ精度の検討を行い、バンプ数を増やすことにより、半導体レーザの位置合わせに要求される1 μm 以下（平均値で0.2 μm ）の高精度なアライメントが実現できることを明らかにした。

(3) 直径26 μm のIn-Pb系微小はんだバンプのせん断強度を評価し、Pbの含有率の増加にともないせん断強度も増加し、50% In-Pbでは約1 g fの強度であり、1000回の温度サイクル試験後においても劣化が見られないことを確認した。

(4) バンプ接続した50 Ω の特性インピーダンスを有するコプレーナ線路の周波数帯域特性を測定し、装置の性能限界であるDC～60 GHzまでの帯域において挿入損失は3 dB以下、反射損失は10 dB以上と良好な特性を有していることを確認した。また、空間回路網をベースとした三次元電磁界解析により、DC～90 GHzまでの帯域において挿入損失は3 dB以下、反射損失は10 dB以上確保できることを明らかにした。

(5) 超高速ICの実装に適用した40 μm 径の微小はんだバンプの熱抵抗を解析的に評価し、1バンプの熱抵抗は約600 $^{\circ}\text{C}/\text{W}$ であり、バンプ数を所定の数以上に設定することによりバンプ接続部の温度差を約10 $^{\circ}\text{C}$ 以下に設計することができ、実装が可能であることを明らかにした。

光波通信用受光モジュールへの応用

(6) 微小はんだバンプにより受光素子をプリアンプにバンプ実装し裏面から光信号を挿入する裏面入射形で、プリアンプとセラミックパッケージの電極端子間をインピーダンス整合形のフィルムキャリア（IPFキャリア）で接続し、レンズ効果を付与した先球加工ファイバを用いて光結合するヘテロダイン検波用受光モジュールを試作した。本モジュール

ルはDC-20GHzの広帯域な周波数特性を有し、10Gb/sの高速信号を伝送できることを明らかにした。

(7) 微小はんだバンプ技術、IPFキャリア技術に加え、石英系のPLCとGRINロッドレンズを用いたホモダイン検波用の受光モジュールを試作し、PLCとロッドレンズを用いた光結合系の最適化をはかることにより、DC-15GHz以上の広帯域受光モジュールを実現した。

新たなマイクロコネクション技術

(8) 従来の素子の電極表面に直接バンプを形成していた手法に替え、あらかじめキャリア基板にはんだ層を形成しておき、このはんだをデバイスの電極端子上に転写形成する転写形のはんだバンプ形成技術について検討し、治具の改良や転写条件の改善により4mm²のチップ上に約550個からなる約40 μ m径の微小はんだバンプを転写形成できることを明らかにするとともに、超高速光伝送用モジュール、光インタコネクションモジュール等、各種電気、光モジュールへ応用できることを示した。

また、転写工程を複数回行うことにより所望の高さのバンプ形状を得ることが可能なマルチ転写形のはんだバンプ形成法を提案し、将来的には、ICだけでなくOEICやアレイLD、アレイPD等の光デバイスを用いた光表面実装への適用も期待できることを示した。

6. 2 本研究の展望と課題

将来のマルチメディア社会の実現に向けて高速、広帯域な光通信システムや光インタコネクションシステムが必須になってきている。光通信システムでは開発当初の波長0.85 μ m帯のマルチモード光ファイバから1.55 μ m帯のシングルモード光ファイバに移行しており、これに伴って伝送速度も数十Mb/sから10Gb/sと3桁も飛躍的に向上している。これを支える光・電子回路技術として超高速IC、光素子として受光素子の開発にも拍車がかかってきており、50GHz以上の広帯域特性を有するものも数多く報告されている。一方、光インタコネクションシステムについては、約6~32チャンネルでスループットが約3~16Gb/sのものが報告されており、アレイ形状の発光素子や受光素子の高精度な搭載技術が重要な課題となってきた。このように、超高速光伝送システムや光インタコネクションのモジュール化に必要な、高精度で低コスト化が可能な実

装技術が重要になってくるものと思われる。

本論文で報告した微小はんだバンプ技術は、これまで主に超高速光伝送システム用の受信モジュールに適用し、小型で広帯域な特性を実現してきた。今後は、今まで主に検討を進めてきた超高速光伝送用モジュールの広帯域化とあわせて、光インタコネクションモジュールへの応用に重点を置いた研究が必要になってくるものと思われる。具体的には、ICやOEIC、光デバイス、光スイッチや光フィルタ等、各種の電気／光素子や、電気／光部品等を電気／光配線基板に実装する光表面実装への適用が今後ますます重要になってくるものと考えられる。

このような状況の中で本論文でマイクロコネクション技術に対する残された課題としては、以下の2項目が考えられる。

(1) 機構が単純で低コストな三次元高精度アライメントの実現

光デバイスや光部品を電気／光配線基板に実装するためには、光結合系の高精度なアライメントが必要である。本論文では、面方向に対しては微小はんだバンプを用い平均で $0.2\ \mu\text{m}$ 以下の高精度な位置合わせが可能なことを示した。しかしながら、導波路形の光デバイスの光結合系においては、面方向の高精度なアライメントとともに、高さ方向についても高精度に位置合わせする必要がある。現在、デバイスのパターンを認識してこれらの位置合わせを行うことができるフリップチップボンダが開発されてはいるものの、かなり高価であることと、チップを個別に実装する方法であることからスルーボットに劣るという点で大きな課題が残る。これに対し、本論文の第5章の7節で述べたが、複数回の転写工程によりバンプ形成できるマルチ転写形微小はんだバンプ技術を用いることにより、各デバイスに所定の形状のはんだバンプを形成しておき、基板上で一括バンプ接続することによって、高精度で高スルーボットな実装技術が提供できるものと思われる。このマルチ転写形微小はんだバンプ技術も、機構が単純で低コストな三次元高精度アライメント技術として将来の有力な候補になるのではないかと考えられる。

(2) Au-Snはんだの適用

本論文で主に検討を進めたはんだ材料は融点が約 $200\ ^\circ\text{C}$ 以下のIn-Pb系とSn-Pb系である。今後、重点化が望まれる光インタコネクションモジュールにおいては、各種のデバイスが電気／光配線基板上に混載されたり、また、モジュールの封止を考慮すると、さらに高融点のはんだ材料が望まれる。また、光デバイスの光結合系を低損失なものにするためには、光結合系に残りやすいフラックスを用いないフラックスレスのバンプ接続が望まれる。さらに、Pbを含むはんだの環境への悪影響が懸念されていることから、

最近欧米をはじめとしてPbはんだへの規制の動向が注目されており、現在、Pbフリーのはんだ材料の開発が急がれている。このような状況の中で、約280℃の共晶温度を有し、還元雰囲気中でバンプ接続することによりフラックスレス化が可能で、しかも、Pbを含まないAu-Snはんだを用いたバンプ実装技術が今後のモジュール化技術として有力であると考えられる。本論文では特に述べられていないが、Au-Snはんだを用いた転写バンプ技術の開発を進めているところである。このように、今後、Au-Snはんだをはじめとし、Ag-Sn、Zn-Sn等のはんだ材料を用いたバンプ実装技術の開発が望まれるところであろう。

謝辞

本論文をまとめるにあたり、懇切なるご指導、ご鞭撻を賜りました信州大学工学部電気電子工学科 小沼義治教授に謹んで感謝の意を表します。

また、本論文の作成にあたり、有益なるご指導と懇切なるご教示を賜りました信州大学工学部電気電子工学科 田原徳夫教授、伊東謙太郎教授、宮入圭一教授、上村喜一助教授に心から感謝の意を表します。

本研究は、1991年から1997年にかけて日本電信電話株式会社（NTT）境界領域研究所および光エレクトロニクス研究所において行われたものであり、多くの方々にご指導、ご協力を頂きました。NTT AT株式会社理事 杉田 悦治氏（元境界領域研究所電子デバイス研究部長）、光エレクトロニクス研究所光応用装置研究部長 大崎 孝明氏には、本研究の機会を与えて頂き、ご指導、ご鞭撻を賜りました。ここに深く感謝致します。また、本研究を遂行するにあたり、多くのご教示、ご支援を頂いた大阪工業大学教授 石尾 秀樹氏（元光ネットワーク研究所光通信研究部長）、マルチメディアネットワーク研究所ネットワーク社会科学特別プロジェクトリーダー 野須 潔氏、光エレクトロニクス研究所集積光エレクトロニクス研究部長 吉田 淳一氏には心より感謝の意を表します。

また、本研究を進めるにあたり、共同研究者として多くの方々にご討論、ご協力を頂きました。特に、はんだバンププロセスやモジュールの特性評価でご協力頂いた光エレクトロニクス研究所光応用装置研究部主幹研究員 桂 浩輔氏、モジュールの組み立て、評価でご協力頂いた 同 主任研究員 細矢 正風氏には心から感謝いたします。また、バンプやモジュールの設計でご協力頂いた光エレクトロニクス研究所光応用装置研究部主任研究員 林 剛氏、パッケージの設計、作製でご協力頂いた 同 主幹研究員 石塚 文則氏、モジュールの帯域特性の評価でご協力頂いた 同 主任研究員 佐藤 信夫氏、はんだバンプの周波数帯域特性の評価でご協力頂いたマルチメディアネットワーク研究所インテグレーションサービス研究部主任研究員 久々津 直哉氏、光エレクトロニクス研究所光応用装置研究部主任研究員 今野 理洋氏、受光素子のバンプ接続や特性評価でご協力頂いたNTTエレクトロニクステクノロジー株式会社光半導体デバイス部技術部長 秦 進氏、バンプの作製でご協力頂いたNTTエレクトロニクステクノロジー株式会社組立出荷部技術部長 板倉 正幸氏に心より感謝の意を表します。また、光伝送方式の検討のために各種モジュールの作製および評価でご協力頂いた通信網総合研究所研究企画部主幹研究員

岩下 克氏、光ネットワークシステム研究所フォトニックネットワーク研究部主任研究員 高知尾 昇氏、同 乗松 誠司氏、同 美野 真司氏、同 研究主任 相澤 茂樹氏、同 テラビットシステム研究部主幹研究員 菊地 博行氏、同 主任研究員 宮本 裕氏、システムエレクトロニクス研究所超高周波デバイス研究部主幹研究員（グループリーダー）

平野 真氏、光エレクトロニクス研究所集積光エレクトロニクス研究部主任研究員 加藤 和利氏、同 光素子研究部研究主任 大磯 義孝氏、同 光複合部品研究部主任研究員 赤堀 裕二氏、同 井上 靖之氏、NTTエレクトロニクステクノロジー株式会社化合物半導体デバイス部技術部長 今井 祐記氏に感謝いたします。

本論文は以上の方々をはじめ、多くの方々のご支援とご協力なしにはできなかったものです。ここにあらためて感謝する次第です。

研究業績

論文関連

- [1] 西、森屋、大崎、恒次、”フルウェハ形LSIの搭載法”、研究実用化報告（通研実報）、第27巻、第9号、pp. 2063-2073、1978.
- [2] I. Nishi, K. Moriya, T. Osaki, H. Tsunetsugu, "Full wafer size LSI Mounting," REVIEW OF THE ELECTRICAL COMMUNICATION LABORATORIES, vol. 27, no. 1-2, January-February, 1979.
- [3] 西木、卜部、市村、恒次、”着脱式移動機の構成と特性”、研究実用化報告（通研実報）、第35巻、第8号、pp. 815-822、1986.
- [4] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology using micro solder bumps for high-speed photoreceivers," IEEE Trans. Comp. Hybrids, Manuf. Technol., vol. 15, no. 4, pp. 578-582. August 1992.
- [5] Y. Miyamoto, K. Hagimoto, M. Ohhata, T. Kagawa, N. Tsuzuki, H. Tsunetsugu, and I. Nishi, "10-Gb/s strained MQW DFB-LD transmitter module and superlattice APD receiver module using GaAs MESFET IC's," IEEE Journal of Lightwave Technology, vol. 12, no. 4, pp. 332-342. February 1994.
- [6] 相澤、野口、松本、恒次、湯田、”回折格子を用いたニューラル処理型光分波器”、電子情報通信学会論文誌 B-1、vol. J78-B-1、no. 8、pp. 343-355、1995年8月.
- [7] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A packaging technique for an optical 90°-hybrid balanced receiver using a planar lightwave circuit," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part B, vol. 19, no. 3, pp. 569-574. August 1996.
- [8] H. Tsunetsugu, T. Hayashi, K. Katsura, M. Hosoya, N. Sato, and N. Kukutsu, "Accurate stable high-speed interconnections using 20- to 30- μ m-diameter micro solder bumps," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part A, vol. 20, no. 1, pp. 76-82. March 1997.
- [9] H. Tsunetsugu, T. Hayashi, M. Hosoya, K. Katsura, M. Hirano, and Y. Imai, "Flip chip bonding technique using transferred micro solder bumps," IEEE Trans. Comp. Packaging, and Manuf. Technol.-Part C, vol. 20, no. 4, October 1997.

レター関連

- [1] S. Norimatsu, N. Takachio, Y. Inoue, M. Hosoya, H. Tsunetsugu, and S. Hata, "An optical 90°-hybrid balanced receiver module using a planar lightwave circuit," IEEE Photon. Technol. Lett., vol. 6, no. 6, pp. 737-740, June, 1994.
- [2] Y. Ohiso, K. Tateno, Y. Kohama, A. Wakatsuki, H. Tsunetsugu, and T. Kurokawa, "Flip-chip bonded 0.85- μ m bottom-emitting vertical-cavity laser array on an AlGaAs substrate," IEEE Photon. Technol. Lett., vol. 8, no. 9, pp. 1115-1117, September, 1996.
- [3] T. Ohyama, S. Mino, Y. Akahori, M. Yanagisawa, T. Hashimoto, Y. Yamada, and H. Tsunetsugu, "A 10-Gb/s hybrid integrated photoreceiver array module," IEE Electronics Letters,

- [1] H. Tsunetsugu, A. Takagi, and K. Moriya, "Multilayer interconnections using polyimide dielectrics and aluminum conductors," Proceedings of the 3rd International Microelectronics Conference(IMC), pp. 235-239, Tokyo, May 21-23, 1984.
- [2] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A new packaging technology for high-speed photoreceivers using microsolder bumps," IEEE CHMT Society, Proceedings of 41st Electronic Components and Technology Conference(ECTC), Atlanta, May 11-16, pp. 479-482, 1991.
- [3] H. Tsunetsugu, K. Katsura, T. Hayashi, F. Ishitsuka, and S. Hata, "A high-speed photoreceiver using micro-solder bumps," Proceedings of the 7th International Microelectronics Conference(IMC), pp. 606-610, Yokohama, June 3-5, 1992.
- [4] H. Tsunetsugu, M. Hosoya, S. Norimatsu, N. Takachio, Y. Inoue, and S. Hata, "A new packaging technique for an optical 90° -hybrid balanced receiver using planar lightwave circuits," IEEE CPMT Society, Proceedings of 45th Electronic Components and Technology Conference(ECTC), Las Vegas, May 21-24, pp. 1099-1103, 1995.
- [5] H. Tsunetsugu, T. Hayashi, and K. Katsura, "Micro-alignment technique using 26- μ m diameter microsolder bumps and its shear strength," IEEE CPMT Society, Proceedings of 1995 Japan International Electronic Manufacturing Technology(IEMT) Symposium, pp. 52-55, Omiya, December, 1995.
- [6] Y. Akahori, S. Mino, H. Ooyama, Y. Yamada, M. Yanagisawa, Y. Muramoto, and H. Tsunetsugu, "10 Gb/s hybrid-integrated receiver array module using planar lightwave circuit platform" Optical Fiber Communication Conference (OFC '96), San Jose, February 25-March 1, 1996.
- [7] T. Hayashi and H. Tsunetsugu, "Optical module with MU connector interface using self-alignment technique by solder-bump chip bonding," IEEE CPMT Society, Proceedings of 46th Electronic Components and Technology Conference(ECTC), Orlando, May 28-31, pp. 13-19, 1996.
- [8] Y. Ohiso, K. Tateno, Y. Kohama, H. Tsunetsugu, and T. Kurokawa, "Flip-chip bonded 0.85- μ m vertical-cavity surface-emitting laser array using an AlGaAs substrate," Integrated Photonics Research '95, Boston, April 29- May 3, 1996.
- [9] S. Yamaguchi, Y. Imai, S. Kimura, and H. Tsunetsugu, "New module structure using flip-chip technology for high-speed optical communication ICs," IEEE MTT-S, 1996 International Microwave Symposium Digest, pp. 243-246, San Francisco, June 17-21, 1996.
- [10] H. Tsunetsugu, T. Hayashi, and M. Hosoya, "New flip chip bonding technique using transferred microsolder bumps," IEEE CPMT Society/SHM, 1st IEMT/IMC Symposium Proceedings, pp. 56-61, Omiya, April 16-18, 1997.

研究会関連

- [1] 長岡、恒次、西、” 発光ダイオードとファイバの多対結合技術”、電子通信学会技報、CS79-60、pp. 131-138、1979年6月
- [2] 長岡、安東、恒次、西、” 磁性体クラッド光ファイバとその光部品への応用”、電子通信学会技報、CS81-122、1981年10月
- [3] 林、桂、大平、恒次、” 微細はんだバンプ・マイクロインタコネクションによる高速受光モジュール実装”、電子通信学会技報、CPM90-43、pp. 25-30、1990年8月
- [4] 恒次、桂、石塚、林、秦、高知尾、” 微小はんだバンプを用いた高速受光モジュールの実装技術”、電子情報通信学会技報、CPM91-44、pp. 17-22、1991年8月
- [5] 宮本、萩本、大畑、香川、都築、恒次、西、” GaAs MESFET ICを用いた10Gbit/s 1.3 μ m帯LDモジュールとAPDモジュール”、電子情報通信学会技報、OCS93-42、pp. 41-48、1993年10月
- [6] 細矢、恒次、乗松、高知尾、井上、秦、” PLCを用いた90° ハイブリッド・バランス型光受信モジュールの構成技術”、電子情報通信学会技報、OCS95-65、pp. 49-54、1995年9月
- [7] 林、恒次、” はんだバンプによるセルフアライメントを用いたMUレセプタクル形受光モジュール”、電子情報通信学会技報、CPM96-55、pp. 49-54、1996年8月20日
- [8] 佐藤、細矢、恒次、” 高周波パッケージの端子間接続技術”、電子情報通信学会技報、1996年12月13日
- [9] 林、恒次、” フェルルール付きチップキャリアに光素子をはんだバンプ接続するレセプタクル形光モジュール”、電気学会電子回路研究会、ECT-97-27、pp. 25-30、1997年3月6日
- [10] 細矢、佐藤、恒次、” 超高速IC実装用広帯域リードレス(LSuB)キャリア技術”、電子情報通信学会技報、CPM97-89、pp. 37-42、1997年8月
- [11] 大山、赤堀、柳澤、恒次、美野、” PLCプラットフォームを用いた高速ハイブリッド集積光送信モジュール”、電子情報通信学会技報、CPM97-90、pp. 43-48、1997年8月
- [12] 恒次、林、細矢、桂、” 転写形微小はんだバンプを用いたフリップチップ接続技術”、第7回マイクロエレクトロニクスシンポジウム、pp. 117-120、1997年10月
- [13] 細矢、佐藤、恒次、” 広帯域リードレス(LSuB)キャリアを用いた超高速IC実装技術”、第7回マイクロエレクトロニクスシンポジウム、pp. 37-40、1997年10月

全国大会関連

- [1] 恒次、大崎、森屋、” シリコンウェハの酸化・蒸着によるそり”、昭和52年度電子通信学会総合全国大会、No. 335
- [2] 恒次、大崎、” ウェハ形LSIの接着法”、昭和52年度電子通信学会半導体部門全国大会、No. 229
- [3] 恒次、大崎、” 合金ろうシートを用いたウェハ接着の歪”、昭和53年度電子通信学会全国大会、No. 104
- [4] 出村、恒次、” 発光素子の高精度整列法”、昭和53年度電子通信学会光・電波部門全国大会、No. 309
- [5] 恒次、長岡、西、” 発光ダイオードの高密度実装法”、昭和54年度電子通信学会半導体・材料部門全国大会、No. 279
- [6] 長岡、恒次、西、” 発光ダイオードアレイの熱抵抗”、昭和55年度電子通信学会総合全国大会、No. 2202
- [7] 安東、恒次、” 磁性体クラッドファイバを用いた多心光コネクタ”、昭和57年度電子通信学会総合全国大会、No. 2231
- [8] 恒次、高木、” 磁性体クラッドファイバ対の光軸整合特性”、昭和57年度電子通信学会総合全国大会、No. 2294
- [9] 高木、恒次、森屋、” 厚い樹脂絶縁膜を用いた多層配線の形成”、昭和58年度電子通信学会半導体・材料部門全国大会、No. 27
- [10] 高木、恒次、” 多層配線形成における液状樹脂による平坦化効果”、昭和60年度電子通信学会総合全国大会、No. 139
- [11] 恒次、高木、” チップ部品のはんだ接続信頼性”、昭和60年度電子通信学会半導体・材料部門全国大会、No. 8
- [12] 林、桂、恒次、” 高速性に優れたLDモジュール構成法”、1990年電子通信学会秋季全国大会、No. C-206
- [13] 桂、恒次、森田、竹本、石戸、” PIN-PPD/プリアンプ一体形高速受光モジュール”、1991年電子通信学会春季全国大会、No. C-257
- [14] 恒次、林、桂、” 微小はんだバンプを用いた高精度位置合わせ技術の検討”、1994年電子情報通信学会春季全国大会、No. C-454
- [15] 細矢、恒次、乗松、高知尾、井上、秦、” PLCを用いた90°ハイブリッド・バランス型受信モジュールの構成技術”、1994年電子情報通信学会春季全国大会、No. B-1033
- [16] 乗松、高知尾、井上、細矢、恒次、秦、” PLCを用いた90°ハイブリッド・バランス型光受信モジュール”、1994年電子情報通信学会春季全国大会、No. B-1032
- [17] 林、細矢、恒次、” 半導体レーザダイオードアレイモジュールの熱干渉”、1994年春季第41回応用物理学会関係連合講演会、No. 30p-K-16
- [18] 恒次、細矢、林、” 転写型微小はんだバンプを用いた接続技術の検討（その1）”、1994年電子通信学会秋季全国大会、No. C-348
- [19] 佐藤、細矢、今野、恒次、秦、” 微小はんだバンプの高周波特性（その1）”、1994年電子通

信学会秋季全国大会、No. C-434

[20] 林、恒次、"FDM用光源としてのLDアレイの適用限界—熱干渉からの考察—"、1995年電子通信学会総合全国大会、No. B-1113

[21] 林、恒次、"はんだバンプ接続半導体レーザダイオードの熱伝導解析"、1995年秋季第56回応用物理学会学術講演会、No. 27p-ZA-1

[22] 今野、久々津、恒次、細矢、佐藤、"三次元電磁界解析によるバンプ接続部の高周波特性解析"、1995年電子情報通信学会ソサイエティ大会、No. C-106

[23] 佐藤、細矢、恒次、"高周波パッケージ間接続技術の検討"、1996年電子情報通信学会総合全国大会、No. C-46

[24] 赤堀、美野、大山、山田、柳沢、村本、恒次、"PLCプラットフォームを使用した10Gb/sハイブリッド集積光受信サブモジュール"、1996年電子情報通信学会総合全国大会、No. C-213

[25] 恒次、"超高速回路用微小はんだバンプ接続技術"、平成8年電気学会全国大会、No. S. 10-3

[26] 碓氷、小池、高原、松井、恒次、桂、"電気光混載配線板上における受光素子搭載技術—微小ミラー部品を用いた光結合構造の検討—"、1996年電子情報通信学会ソサイエティ大会、No. SC-5-7、1996年9月19日

[27] 山口、木村、今井、恒次、"40GHz分布ベースバンドアンプモジュール"、1997年電子情報通信学会総合大会、No. C-2-14、1997年3月25日

[28] 美野、柴田、大山、赤堀、柳沢、橋本、山田、恒次、板屋、富樫、"PLCプラットフォームを用いた高速光電子混載ハイブリッド集積送信モジュール—モジュール特性—"、1997年電子情報通信学会総合大会、No. C-3-49、1997年3月26日

[29] 大山、赤堀、柳沢、橋本、山田、恒次、板屋、富樫、美野、柴田、"PLCプラットフォームを用いた高速光電子混載ハイブリッド集積送信モジュール—実装技術—"、1997年電子情報通信学会総合大会、No. C-3-50、1997年3月26日

[30] 細矢、恒次、"広帯域リードレス(LSuB)キャリアを用いたモジュール構造の検討"、1997年電子情報通信学会総合大会、No. C-6-27、1997年3月25日

[31] 宮本、米山、今井、加藤、恒次、"インピーダンス整合フリップチップ実装を用いた40Gb/s光受信モジュールの受信特性"、1997年電子情報通信学会ソサイエティ大会、No. B-10-127、1997年9月