

## GAによるチップマウンタシステムの実装時間最適化\*

(パーティフィーダ振り分け問題への適用)

宮嶋 隆司<sup>\*1</sup>, 中村 正行<sup>\*2</sup>  
小林 光征<sup>\*2</sup>, 小杉 俊<sup>\*3</sup>

## Placement Time Optimization of Chip Mounter System by Genetic Algorithms

(Application to Parts Feeder Distribution Problem)

Takashi MIYAJIMA<sup>\*4</sup>, Masayuki NAKAMURA,  
Mitsuyuki KOBAYASHI and Takashi KOSUGI

<sup>\*4</sup> Industrial Research Institute of Nagano Prefecture,  
1-18-1 Wakasato, Nagano-shi, Nagano, 380-0928 Japan

This paper presents a placement time optimization method of chip mounter system. Placement time changes greatly by the performance of the chip mounter and the configuration of the system. The problem is how to distribute parts and parts feeders to each chip mounter. We propose a distributing method using GA which can be applicable to the various systems. Several numerical experiments about some systems composed of more than one chip mounter with different performance were done. It was confirmed that our proposed method had validity more than conventional method through the results of numerical experiment. Furthermore, practical examples to the produced utility system are shown.

**Key Words:** Optimum Design, Production Planning, Intelligent Equipment, Genetic Algorithms, Optimization, Chip Mounter System, Placement Time

### 1. 緒 言

プリント基板 (Printed Circuit Board : PCB) 上に電子部品を自動実装するチップマウンタシステムを用いた生産プロセスでは、生産性の向上が強く求められている。このとき、定められた同じハードウェア環境下においても、そのハードウェアをいかに活用するかという制御ソフトウェアの性能や、生産計画などが、生産効率に非常に大きな影響を及ぼす。単位時間あたりの生産量いわゆるスループットの向上は、チップマウンタ単体及び、それによる生産システムの最も重要な性能目標となる。著者らの一部は、単体のチップマウンタにおける実装時間の最適化（最短化）を目的に、テープフィーダ配置の最適化<sup>(1)</sup>及び、部品実装順番とテープフィーダ配置の同時最適化<sup>(2)</sup>の研究に取り組み、実際のチップマウンタ製品への応用を図ってきた。何れの研究においても、実装時間の最適化には、部品の実装順番とテープフィーダ配置の決め方が大きく影響するため、それらの最適解の探索手法に遺

伝的アルゴリズム (Genetic Algorithms : GA) <sup>(3)~(7)</sup> を適用し、改良を加えた方法の有効性を確認してきた。特に、部品実装順番とテープフィーダ配置の同時最適化を図った前報<sup>(2)</sup>では、操作オペレータが持っていた部分的なノウハウや、装置固有の部分的ヒューリスティクスを、ウィルス進化論に基づく手法を応用した新たなGAオペレーションにより取り込むことで、一般的に行われている方法や、単純GAに比べて優位であることを示した。

しかしながら、近年は、チップマウンタ単体の実装速度の向上に加え、複数のチップマウンタによる生産システムにおける生産効率の向上が大きな課題となっている。台数や性能の異なったマウンタにより構成される様々な生産ラインにおいて、ライン全体での実装時間を最短化するためには、それぞれのマウンタへの仕事の分担、すなわち担当する電子部品の振り分け方法が最も重要となる。単体のチップマウンタが高速であっても、振り分け方法が悪いと、ライン全体での生産効率は、大きく悪化してしまうこととなる。基板によっては数百から数千個ある電子部品を、生産時間を最短化するために振り分ける問題は、典型的な組み合わせ最適化問題となり、一

\* 原稿受付 2001年4月19日。

\*1 正員、長野県工業試験場(〒380-0928 長野市若里1-18-1), 信州大学大学院。

\*2 正員、信州大学工学部(〒380-8553 長野市若里4-17-1)。

\*3 長野県工業試験場。

E-mail: t-miyajima@icon.pref.nagano.jp

般に非常に困難で、多大な計算時間を要するとされる問題である。さらに、実際の応用現場では、異なる性能のチップマウンタからなる様々な生産システムにおいて、ライン全体の生産時間を見積もる際の性能評価指標が確立されていないという問題もある。

一方GAは、膨大な組み合わせの中から実用的に十分な答えを現実的な時間で探索することが可能な組み合わせ最適化手法として知られている<sup>(3), (4)</sup>。実際に販売され使われている実用システムへの応用としても、例えば、エアコンの温度制御器の最適設計やバスの仕業ダイヤ、エレベータの群管理システムなどが知られている<sup>(5)</sup>。また、いわゆるスケジューリング問題<sup>(6)</sup>や、機械、部品、仕事をセルという単位でとらえ、最も効率よい生産が行えるセル構成の設計を行う生産セル設計問題（Manufacturing cell design : MCD）<sup>(7)</sup>への応用など、多くの研究が行われている。しかしながら、本研究が対象とするチップマウンタシステムのような実用生産システムに応用された報告は少ない。

そこで、本論文では、いくつかのチップマウンタを直列に複数台繋いだ生産システムにおいて、ライン全体でのプリント基板の実装時間がより短時間となるように、各マウンタに分担させる部品及びパーツフィーダを振り分ける方法を提案する。GAを適用した方法について、単純化したモデルによる数値実験を行い、その有効性を検討する。また、様々な生産システムにおける生産時間の性能評価指標を提示し、提案する手法との関係を示す。さらに、製品化に至った実用システムを用い、実際の生産ラインに適用した事例を示し、その有用性を確認する。

## 2 チップマウンタシステムの パーツフィーダ振り分け問題

**2・1 チップマウンタシステムの概要** 電子部品をプリント基板に自動実装するチップマウンタは、部品実装機構の違いによりロータリーヘッド式装着機とピックアンドプレース式装着機とに分類される<sup>(8)</sup>。ロータリーヘッド式は、部品を吸着・実装するヘッド部が固定されており、プリント基板が移動して位置決めする機構も持つ。多数の吸着用ノズルを備えた高速に回転するロータリーヘッドを持ち、吸着と実装を同時に実行することなどから、高速な実装が可能である。一方ピックアンドプレース式は、プリント基板と部品供給部が一定位置に固定され、装着ヘッド部だけが移動する機構を持つ。吸着ヘッド部は、部品供給部で部品を吸着し、画像処理用カメラで部品の姿勢を認識し

た後、プリント基板に部品を実装するという移動動作を繰り返す。ピックアンドプレース式はロータリーヘッド式に比べ機構が比較的単純であり、大きさも比較的小さく価格も低くなることから、このタイプを用いた複数台のチップマウンタによる生産システムが多くなっている。本研究ではピックアンドプレース式のチップマウンタによる生産システムを対象とする。

本研究で対象とするチップマウンタは、複数の吸着ノズルを持ち、同時に複数個の部品吸着が可能なタイプである。部品供給ユニットには、実装用部品を種類毎に供給するパーツフィーダ（テープフィーダ、バルクフィーダ等）がセットされる。

複数のチップマウンタによる生産システム（チップマウンタシステム）におけるパーツフィーダ振り分け問題の概要を図1に示す。ここでは、1枚のプリント基板に搭載する電子部品を、搬送ラインによって繋がれた3台のチップマウンタにより自動実装する。それぞれのチップマウンタが分担する部品を決定した後、それにパーツフィーダを装着する。3台のチップマウンタは同時に実装動作を開始し、3台とも実装が終了した時点で、それぞれ後工程に基板を送るとともに前工程から基板を受け取り、次の実装を開始する。これらのことから、3台のチップマウンタのうちの最も長い実装時間が、ライン全体の実装時間を決めることとなる。また、この時、最も早く基板の実装が終了したチップマウンタは、最後のチップマウンタが終わるまで動作を停止し、待機状態となる。チップマウンタの製造メーカーや生産現場では、この待機時間（ラインバランスと呼ぶ。）をなるべく小さくしたいという性能要求もある。

それぞれのチップマウンタは、割り当てられた部品の数や種類により、その実装時間が大きく変動する。性能の異なるチップマウンタから構成される様々な生産システムに対して、それぞれのチップマウンタに最




Fig. 1 Parts feeder distribution

適な対象部品を振り分け、ライン全体の実装時間を最短化することが、ここで示すバーツフィーダ振り分け問題の目的となる。

**2・2 数値実験用チップマウンタモデル** 数値実験では、実際のチップマウンタ製品の位置関係や機器構成をもとに単体のチップマウンタをモデル化した。また、生産システムは、生産現場において最も多く見られ、最も最適化の要求が強い3台のチップマウンタからなる生産システムを対象とした。数値実験に用いた単体のチップマウンタモデルのプリント基板、部品供給ユニット、画像処理用カメラの位置関係を図2に、生産システムのモデルを図3に示す。また、数値実験モデルにおけるバーツフィーダ数、部品数、部品供給ユニット数等は、表1のとおりである。実際の生産現場でよく見られるように、数の多い部品用のバーツフィーダのうちのいくつかは、複数準備することとした。




Fig. 2 Simulation model of a chip mounter (Type 2)




Fig. 3 Simulation model of chip mounter system (Type 1)

次に、実装対象とするプリント基板は、2つのタイプのモデルを用意した。最初のモデル（タイプ1）は、部品種と部品数のバランスに関して、特定の部品種が多くなっている偏りの大きいタイプであり、2番目のモデル（タイプ2）は、ばらつきが比較的均一なタイプである。概には言えないが、生産現場においては、タイプ1のような偏りの大きいタイプの基板が数多く見られる。それぞれのケースの部品種に対応する部品数を表2に示す。いずれのモデルの基板も、基板上における部品位置は、乱数を用いてランダムに配置した。前述の図2に示す基板がタイプ2、図3の基板がタイプ1を示している。

### 3. 最適化問題の定義と数値実験

**3・1 仮想実装時間** モデル化したそれぞれのチップマウンタは、1回の吸着動作で最大6つの部品を同時に吸着できる。同時に吸着できない場合はヘッドが移動し、6つの吸着部の左側から順番に部品を吸着することとなる。各マウンタ ( $i=0,1,2$ ) における仮想実装時間として関数  $V_i$  を次の式(1)に定義した。

$$V_i = \beta_i(\omega_1 A + \omega_2 B + \omega_3 C + \omega_4 D) \quad (1)$$

$\beta_i$ : 各マウンタの性能比を定義する係数

A : ヘッドの吸着のための総移動量

B : 部品吸着回数

C : 部品吸着後→カメラ位置 及び

カメラ位置→実装位置までの総移動量

D : 基板上での実装のための総移動量

$\omega_{1-4}$  : 実装時間に換算するための重み係数

( $\omega_1=1.0$ ,  $\omega_2=0.7$ ,  $\omega_3=1.0$ ,  $\omega_4=1.0$ )

Table 1 Scale of simulation model

Number of Mounters	3
Number of Parts	96
Number of Parts Types	12 (A~L)
Number of Parts Feeders	16 (A-3, B-2, C-2, D~L-1)
Number of Feeding Units	30
Number of Intake Units	6

Table 2 Number of mountable parts

	A	B	C	D	E	F	G	H	I	J	K	L
Type 1	33	9	9	9	5	5	5	5	5	5	5	5
Type 2	18	12	12	10	9	8	7	6	5	4	3	2

移動量の大きさは、図2に示すスケールを用いることとし、式(1)における重み係数 $\omega_1 \sim \omega_4$ の値は、実際のチップマウンタ製品の実測値をもとに定義した。なお、上記仮想実装時間 $V_i$ を導出する際の、各チップマウンタにおけるパーツフィーダの配置と部品の実装順番は、固定のアルゴリズムとした。パーツフィーダは、図2でカメラの位置に最も近い部品供給ユニット14から順番に配置し、基板への実装は、配置位置に対応した部品番号順とした。

**3・2 設計変数と評価関数** 本問題において求めるべき解は、各パーツフィーダに対応する振り分け先チップマウンタの決定と、同一種の部品用パーツフィーダが複数個ある場合の振り分け部品数の決定である。各パーツフィーダに対応する振り分け先チップマウンタ番号 $PF_j (j=0,1,2 \sim 15)$ と部品数を決める分割割合 $DR_n (n=0,1,2,3)$ が本最適化問題の設計変数となる。このとき、分割割合 $DR_n$ における $n=0,1$ は、表2における部品A用、 $n=2,3$ は、それぞれ部品B用、部品C用である。パーツフィーダが3つある部品Aでは、それぞれのパーツフィーダに対応する3つの振り分け部品数を定めるために2つの分割割合が必要となる。

そして、評価関数Wを次の式(2)に定義し、評価関数Wの最小化を数値実験の目的とした。

$$W = \max_{i=0,1,2} \{ V_i \} \quad (2)$$

**3・3 生産システムモデル** 仮想実装時間として定義した式(1)における変数 $\beta_i$ を、モデル定義用の変数 $\alpha$ を用いて変更することで、速度性能比の異なる10個の生産システムモデルを定義した。定義したモデルの性能比を表3に示す。例えば、 $\alpha=0$ における各マシンの速度性能比は、1:1:1となり、同一のチップマウンタを3台接続した場合であり、 $\alpha=0.5$ の場合は、0.5:1:1.5の比率で、最も速いマシンは、最も遅いマシンの3倍の速度性能を持つこととなる。

数値実験は、2つのタイプの基板について、この10種類の生産システムモデルを対象に行った。GA

Table 3 Performance ratio of chip mounter models

$\beta_0$	$\beta_1$	$\beta_2$
$1.0 - \alpha$	1.0	$1.0 + \alpha$
$\alpha = 0, 0.1, 0.2, 0.3, \dots, 0.9$		

における乱数によるばらつきを考慮し、ひとつの条件について、乱数系列を変更した30回の実験により評価した。

#### 4 GAによる解法

GAで扱う一つの遺伝子型の個体構造を図4に示す。個体は、フィーダ振り分け部と、部品振り分け部どちら構成され、それそれが設計変数 $PF_j$ と $DR_n$ に対応する。フィーダ振り分け部では、遺伝子位置とそれとのパーツフィーダを対応させ、対立遺伝子として生産システムを構成しているチップマウンタ番号を持つ。部品振り分け部では、5ビットの2進数を、3つのフィーダを持つ部品種用には2個、2つのフィーダをもつ部品種用には1個用意し、それぞれを部品数の分割割合とし、0~31(2進数11111)の数値を0~100%と対応させた。この部分は、表現型モデルでは2進数表現とするが、遺伝子操作の対象となる遺伝子型モデルでは、2進数表現より優れているとされる<sup>④</sup>グレーコード表現とする。GAの手続きは、一般的なアルゴリズムである、乱数による初期集団の生成から始まり、世代毎に、評価、選択、交叉、突然変異を繰り返し、あらかじめ定めた世代数に到達した時点で終了することとした。数値実験で用いたGAオペレーションの種類及び主なパラメータの値を表4に示す。なお、これらの主なパラメータ値は、試行錯誤的に決定せざるを得ない値として、通常よく用いられる




Fig.4 Chromosome model (Phenotype)

Table 4 Parameters of GA on simulation

Population size	50
Chromosome length	16+20
Selection strategy	Roulette, Elite preserving
Generation gap	0.8
Crossover rate	0.95
Mutation rate	0.03
Generation	500

値<sup>(6)</sup>を参考とし、類似の数値実験におけるパラメータ値の影響を調査した結果<sup>(9)</sup>をもとに採用した値である。

### 5. 設計指標値

あるプリント基板を、ある1台のチップマウンタで実装した場合の実装時間が明らかとする。例えばこのチップマウンタを3台繋げた生産システムで、このプリント基板の実装を行ったとき、実装時間が1/3となるかどうかは、応用現場におけるひとつの性能指標となる。異なる性能のチップマウンタによる生産システムにおいても、振り分け後に決まるシステム全体の生産時間の評価指標が必要となるが、現状の応用現場においては、評価指標が確立されていない状況にある。様々な基板について、様々な生産システムにおける生産時間を事前に見込むことが出来れば、チップマウンタの製造メーカーにとっては、新たなシステム構成を検討する際の重要な性能判断基準となる。また、生産現場では生産計画を立てる上で重要な情報となる。

基準となるチップマウンタ1台による実装時間が明らかで、それを基準とした性能比率(実装時間の比)が定まる生産システムを考える。各チップマウンタ毎に、一つの部品あたりの処理時間がすべて同一で、部品数と処理時間が比例すると仮定すると、生産システム全体の実装時間が最短となるのは、それぞれの実装時間が同一となる条件の時である。これらの仮定と条件から、様々な生産システムの最短実装時間を求めることができる。

例えば、3台のチップマウンタの性能比が条件(3)で表される生産システムでは、基準となる1台のチップマウンタによる実装時間T<sub>one</sub>と各マウンタでの実装時間T<sub>0</sub>, T<sub>1</sub>, T<sub>2</sub>との関係を示す簡単な連立式(4)から最短実装時間T<sub>th</sub>は、式(5)のように導くことが出来る。数値実験で用いた生産システムのモデルは、条件(3)においてβ=αとなる場合であり、最短実装時間は、式(6)で表される。また、3台のチップマウンタ同様に、2台の場合は、条件(7)の性能比で式(8)に、4台の条件(9)の性能比の場合は、式(10)で最短実装時間を表すことが出来る。

$$\begin{aligned} 1.0-\alpha &: 1.0 : 1.0+\beta \\ (1 > \alpha \geq 0, \beta \geq 0) \end{aligned} \quad \dots \dots \dots (3)$$

$$\left\{ \begin{array}{l} T_{one} = T_0 + T_1 + T_2 \\ (1-\alpha) \times T_0 = T_{th} \\ T_1 = T_{th} \\ (1+\beta) \times T_2 = T_{th} \end{array} \right. \quad \dots \dots \dots (4)$$

$$T_{th} = \frac{(1-\alpha) \times (1+\beta)}{(3 - 2\alpha + 2\beta - \alpha\beta)} \cdot T_{one} \quad \dots \dots \dots (5)$$

$$T_{th} = \frac{1 - \alpha^2}{3 - \alpha^2} \cdot T_{one} \quad \dots \dots \dots (6)$$

$$1.0 : 1.0 - \alpha \quad \dots \dots \dots (7)$$

$$T_{th} = \frac{1 - \alpha}{2 - \alpha} \cdot T_{one} \quad \dots \dots \dots (8)$$

$$1.0 - \alpha : 1.0 : 1.0 : 1.0 + \beta \quad \dots \dots \dots (9)$$

$$T_{th} = \frac{(1-\alpha) \times (1+\beta)}{(4 - 3\alpha + 3\beta - 2\alpha\beta)} \cdot T_{one} \quad \dots \dots \dots (10)$$

ただし、数値実験及び実際のチップマウンタシステムでは、どの部品の処理時間も同一であるということは無く、たとえ同じ種類の部品であっても、実装位置、複数部品の同時吸着の様子などにより、それぞれの処理時間は違ってくる。

### 6. 数値実験結果及び考察

$\alpha = 0$ 及び $\alpha = 0.5$ における数値実験の結果を表5、表6に示す。2つのタイプの基板について、前述の設計指標値とGAによる探索結果を示す。また、設計指標値を導く際の基準となる1台のマウンタによるWの値も示す。GAによる探索結果は、30回の探索の平均値を示している。2つの基板タイプについて、いずれの生産システムにおいても、GAによる探索結果は、設計指標値よりも小さい値の結果が得られた。例えば $\alpha = 0$ の場合、GAによる結果は、設計指標値の91.2%及び95.0%となった。それぞれのメーカーによっていろいろな方法で行われている実際の応用現場では、同じチップマウンタを3台繋いだシステムでの実装時間は、1台での実装時間の1/3以上となってしまうことが多いとされており、上記の結果は、

Table 5 Average fitness [W] of 30 trials ( $\alpha=0$ )

	Type 1	Type 2
Optimization by GA	1199.0	1198.4
Design Index Value	1313.3	1261.4
(Single Machine)	3939.9	3784.3

Table 6 Average fitness [W] of 30 trials ( $\alpha=0.5$ )

	Type 1	Type 2
Optimization by GA	974.3	976.2
Design Index Value	1074.5	1032.1
(Single Machine)	3939.9	3784.3

実用上大きな効果が期待できる結果である。

次に、すべての $\alpha$ の値における探索結果を図5及び図6に示す。 $\alpha = 0$ の生産システムにおける設計指標値の仮想実装時間を100%とし、それに対するGAの探索結果の割合の変化を示している。さらに、各 $\alpha$ における探索の最良解について、3台のチップマウンタの $V_i$ のうち、最大のものと最小のものとの差を前述のラインバランスとし、Wの値の何%になるかをプロットしている。

Wは、いずれのタイプの基板でも、ほとんどの $\alpha$ において、GAによる探索結果が設計指標値より良い結果が得られた。さらに、図5及び図6から明らかのように、 $\alpha$ の変化に伴うGAによる探索結果の変化は、設計指標値の変化に類似した結果となった。図7にお互いの関係を示したが、いずれのタイプの基板についても強い相関が認められた。これにより、あるプリント基板の1台による実装時間があらかじめ明らかであ

れば、前述の $\alpha$ で表現できる生産システムにおいてGAによる探索結果をある程度予測できる可能性がある。実際の応用現場において、従来にはなかった重要な性能指標とすることができる。

また、実用システムにおいては、前述したように、生産システム全体の実装時間の最短化と同時にラインバランスの向上も求められる。図5及び図6の結果から、GAによる探索では、いずれのタイプも $\alpha = 0.7$ 付近から増加する傾向が見られるものの、 $\alpha = 0 \sim 0.6$ においては、約3~6%程度のほぼ一定した割合となることが確認された。一般的な実用システムにおいては、0%が理想ではあるが、5~10%を一つの性能目標とする場合が多いことから、上記範囲では、実用的な性能が得られる結果となった。

さらに、 $\alpha = 0$ 及び $\alpha = 0.5$ におけるGAによる探索経過の様子を図8に示す。基板のタイプによる大きな違いは認められず、いずれの生産システムにお




Fig. 5  $\alpha$ -W, Line balance diagram (Type 1)




Fig. 6  $\alpha$ -W, Line balance diagram (Type 2)




Fig. 7 Design index value - GA result diagram




Fig. 8 Convergence histories of optimization

ても、100～150世代付近までの探索ではほぼ最小値に近い値となり、それ以降の探索では、僅かずつ改善にとどまる結果となった。

### 7. 実用システムへの応用

提案する手法を実用システムに応用する際は、生産システムを稼働させる前に、対象となるチップマウンタ構成、実装しようとするプリント基板の部品位置や部品種類、パーツフィーダの種類と数などの多くの情報を予め計算機に入力する。そして、それらの情報をもとに、提案する手法などを用いて、最適なパーツフィーダの振り分け先を計算することとなる。製品化に至った実際のパーツフィーダ振り分けシステムを用いて、実際の生産システムへの適用事例を示す。表7に示す4種類のプリント基板と、表8の実装性能比を持つ3種類のチップマウンタを対象とする。2台～4台で構成される表9に示す9つの生産システムについて適用を行った。PCB1とPCB2は、数値実験で用いたタイプ1とタイプ2の基板と同じ部品数、部品種数で、パーツフィーダの構成も同一となっている。PCB3は比較的中規模の基板で、PCB4は大規模基板である。

数値実験では移動量を基本とした仮想実装時間Viを定義したが、実用システムにおける実際の実装時間は、幾つかの要因により複雑に変動する。主な要因は、ヘッド部の移動における加・減速時間の影響や、部品の種類によって交換が必要となる吸着ノズルの交換時間の影響などである。実用システムには、1台のチップマウンタに関して、与えられたパーツフィーダ構成から、上記要因を考慮して、実装時間を精度良く予測計算する機能がある。実用化されたパーツフィーダ振り分けシステムでは、本機能による予測実装時間をもとに、GAにおける評価関数を定義した。

それぞれの生産システムへの適用結果を表10に示す。ここで示す設計指標値は、表8の性能比率から、条件(3), (7), (9)における $\alpha$ と $\beta$ を求め、式(5), (8), (10)により求めたものである。表中の探索結果の欄の括弧内は、設計指標値に対する探索値の割合を示している。適用した9つのケースについては、プリント基板の規模及び生産ライン構成に関わらずGAによる探索値は設計指標値より小さな値となり、実用に十分な良好な結果が得られた。設計指標値を100%としたときの数値実験による結果Wと実用システムでの実装時間の探索結果の割合を図9に示す。このとき、横軸の性能倍率は、最も速いマウンタの速度性能が最も遅いマウ

Table 7 Applied PCB type

	PCB 1	PCB 2	PCB 3	PCB 4
Number of Parts	96	96	251	640
Number of Parts Types	12	12	27	46
Number of Parts Feeders	16	16	32	51

Table 8 Performance ratio of applied Chip Mounters

	Mounter X	Mounter Y	Mounter Z
PCB 1	0.85	1.00	2.62
PCB 2	0.85	1.00	2.59
PCB 3	0.88	1.00	2.02
PCB 4	1.00	0.98	2.07

Table 9 Applied system composition

	Applied systems	PCB Type
Case 1	3 Mounters X : Y : Z	PCB 1
Case 2	3 Mounters X : Y : Z	PCB 2
Case 3	2 Mounters Y : Y	PCB 3
Case 4	2 Mounters X : Y	PCB 3
Case 5	3 Mounters X : X : X	PCB 3
Case 6	3 Mounters X : Y : Z	PCB 3
Case 7	3 Mounters X : Y : Z	PCB 4
Case 8	4 Mounters Z : Z : Z : Z	PCB 4
Case 9	4 Mounters X : X : Y : Z	PCB 4

Table 10 Results of application

	Design index value [sec]	Calculation [sec]	Line balance [sec]
Case 1	15.2	11 (72.4%)	1 (9.1%)
Case 2	15.2	11 (72.4%)	1 (9.1%)
Case 3	74.5	46 (61.7%)	1 (2.2%)
Case 4	61.3	54 (88.1%)	0 (0.0%)
Case 5	43.7	42 (96.1%)	1 (2.4%)
Case 6	56.6	53 (93.6%)	5 (9.4%)
Case 7	137.7	128 (93.0%)	1 (0.8%)
Case 8	178.8	140 (78.3%)	4 (2.9%)
Case 9	98.2	97 (98.6%)	4 (4.1%)




Fig. 9 Fitness [W]—Performance magnification diagram by Numerical exp. and Practical use system

ンタの何倍かを示している。実用システムの結果は、バラツキは大きいものの、その多くが数値実験よりも良い結果となった。すべてのケースが設計指標値を上回らない結果が得られたことから、この設計指標値が、実用システムにおいても、ひとつの性能評価指標として有効であることが確認できた。

また、ラインバランスについては、表10の括弧内に、探索された実装時間に対する割合を示したが、いずれも10%以下という实用に十分な性能を実現することができた。

### 8. 結 言

本論文では、いくつかのチップマウンタを直列に複数台繋いだ生産システムにおいて、ライン全体でのプリント基板の実装時間がより短時間となるように、各マウンタに分担させる部品及びバーツフィーダを振り分けるGAを用いた方法を提案した。単純化したモデルによる数値実験を行い、提案する手法の有効性を示すと共に、様々な生産システムにおける生産時間の性能評価指標を提示し、提案手法との関係を示した。さらに、本手法を応用し製品化に至ったシステムを用い、実際の生産ラインに適用した事例を示し、その有用性を確認した。

### 謝 辞

本論文は、(株)鈴木と実施した共同研究の一部である。共同研究者である、(株)鈴木の新崎芳昭

氏、坂井正幸氏、片塙勉氏はじめ、関係各位に謝意を表する。

### 文 献

- (1) T.Miyajima and T.Koitabashi, Placement Time Optimization of Chip Mounter by Genetic Algorithms – Search for Optimal Tape Feeder Arrangement –, Journal of Advanced Computational Intelligence, 2-5, (1998), 160-163.
- (2) 宮嶋隆司・小板橋竜雄、ウィルス感染手法を用いたGAによるチップマウンタの実装時間最適化、機論, 66-625, C (2000), 1621-1628.
- (3) 北野宏明、遺伝的アルゴリズム、(1993)、産業図書。
- (4) 坂和正敏・田中雅博、遺伝的アルゴリズム、(1995)、朝倉書店。
- (5) 北野宏明、遺伝的アルゴリズム3、(1997)、産業図書。
- (6) 三宮信夫・喜多一・玉置久・岩本貴司、遺伝的アルゴリズムと最適化、(1998)、朝倉書店。
- (7) Mitsuo Gen and Runwei Cheng, Genetic Algorithms and Engineering Optimization, (1998), John Wiley & Sons, Inc.
- (8) 電子部品実装ロボット用語、JIS B 0144(1997)、日本規格協会、2.
- (9) 宮嶋隆司、遺伝的アルゴリズムによる最適化手法におけるバラメータの影響、長野県工業試験場研究報告, 15, (1996), 48-53.