

## 学位論文の審査結果の要旨

ヒトへの低侵襲性を向上させる医療用内視鏡の小型化の取組みが国内外で活発に進められている。本学位論文は、小型・高信頼性内視鏡撮像モジュールの実現を目的として、CMOSイメージセンサの撮像部が周囲環境に暴露されない新規のチップサイズパッケージ構造を考案し、撮像面をボンディング面にしてCMOSイメージセンサチップをガラス基板に再配列してモジュールを作製する新規のウェハーレベルチップサイズパッケージプロセスを提案している。以下に得られた結果を要約して示す。

### 1. Si／ガラス基板の直接接合における基板反り抑制の検討

ウェハーレベルチップサイズパッケージプロセスにおける大きな課題として、ガラス基板とCMOSイメージセンサSi基板を直接接合する際、両者の線膨張係数の違いによってウェハー基板の反りが発生し、ウェハープロセスによるチップサイズパッケージの製造が困難になる。この課題を解決するために、CMOSイメージセンサを小片チップ化してガラスウェハー基板に再配列し、チップ間の隙間に充填するBCB樹脂（ベンゾシクロブテン）の収縮応力で基板反りを抑制する新規のチップサイズパッケージプロセスを提案した。有限要素法による構造解析と実験計画法にもとづきウェハー基板反りに及ぼす複数の要因を定量的に検討し、ガラスウェハー基板厚さと再配列チップレイアウトの最適化によって4インチウェハー基板の場合のウェハー基板反り量を $90\mu\text{m}$ から $10\mu\text{m}$ 以下にまで抑制できることを明らかにした。

### 2. Si異方性エッチングTSV (Through Silicon Via) の導入

CMOSイメージセンサ撮像面をガラス基板とダイボンディングすることで撮像面を気密封止することができ、周囲環境に暴露されない高信頼の撮像モジュールを実現できるが、そのためにはCMOSイメージセンサ撮像面にあるセンサ電極を外部に引き出すための貫通Via構造を導入する必要がある。シリコンインターポーラではDeep-RIE（反応性イオンエッチング）TSVによりシリコン貫通Viaが作製されているが、本研究では、CMOSイメージセンサの特性劣化を避ける目的でプラズマプロセスによらないTMAHを用いたSi異方性エッチングTSV (Through Silicon Via) 作製法によるシリコン基板貫通Viaプロセスを新規に導入した。

### 3. CMOSイメージセンサのプロセスダメージの検討と改善法

チップサイズパッケージプロセスにおけるCMOSイメージセンサチップ内樹脂レンズ／カラーフィルタの熱履歴ダメージを実験的に調べ、これによってプロセス熱履歴の最高温度を $200^\circ\text{C}$ に設定してプロセス設計を行うとともに、TSV電極形成

のためのスパッタプラズマプロセスにおけるCMOSイメージセンサのMOS-FETの荷電粒子チャージアップによるゲートダメージをゲート電圧閾値の視点で定量的に検討し、保護ダイオードによるプラズマダメージの抑制が必須であることを指摘した。

#### 4. CMOSイメージセンサ撮像モジュールの試作と特性評価

4インチガラスウェハー基板を用いて、実際に、CMOSイメージセンサ撮像モジュールを試作し、撮像特性、信頼性の評価を行い、実用に供しうる性能を有することを実証した。

本研究によって、撮像面をガラス基板面に合わせてCMOSイメージセンサチップを実装する新規のウェハーレベルパッケージ技術を確立するとともに、小型・高信頼の医療用内視鏡の実用化に大きく貢献した。

学位論文は、筆頭著者審査付学術論文1件と審査付国際会議論文2件（内、筆頭著者論文1件）にもとづいてまとめられており、半導体実装工学分野の、特に、異種材料基板貼り合わせ技術において新しい接合方法を提案し、その有用性を実証した意義は大きい。また、半導体実装技術に関連する国際会議で招待講演を行うなど、学術的にも高く評価されている。

以上のことから、本学位論文は博士（工学）を与えるにふさわしいと判定する。

#### 公表主要論文名

- ・藤森 紀幸, 五十嵐 考俊, 下畑 隆博, 巣山 拓郎, 吉田 和洋, 中川 悠輔, 中村力, 佐藤 敏郎：“医療用CMOS撮像モジュールへの応用を目指した撮像素子WL-CSPプロセスの開発に関する研究”, 電気学会論文誌E（センサ・マイクロマシン部門誌）, Vol. 137, No. 2, pp.48-58 (Feb. 2017).
- ・Takatoshi Igarashi, Kazuaki Kojima, Kazuya Matsumoto, Noriyuki Fujimori, Tsutomu Nakamura : “A Study on Evaluation of Plasma Process Damage during TSV Formation and Damage Reduction Method”, Proceedings of ICEP -IAAC 2015 (International Conference on Electronics Packaging and iMAPS All Asia Conference), pp.74-77 (Apr. 2015).
- ・Noriyuki Fujimori, Takatoshi Igarashi, Takahiro Shimohata, Takuro Suyama, Kazuhiro Yoshida, Yusuke Nakagawa, Tsutomu Nakamura, Toshiro Sato: “A Study on Wafer level package by using post dicing process”, Proceedings of ICEP 2014 (International Conference on Electronics Packaging), pp.34-38 (Apr. 2014).